一种多层电路板层次构造方法技术

本发明专利技术公开了一种多层电路板层次构造方法，具体步骤如下：在工作底片的每一层设计对应的数字，每一张芯板的板边板角设计层次条码，即一维码，所在芯板，各对应设层次识别一维码。外层AOI扫描外观检查，芯板层次模块的位置设定定点检查，检查外观时，通过目视检查层次标示位置，熔合前先设定对应的叠层顺序，每放一块芯板，点击扫码功能读取一维码条码，识别出层次数字，叠板完成后，进行层次检查，将读取的层次数字与设定的层次顺序进行对比。一种多层电路板层次构造完成。本方法根据不同产品本身的特性和各公司使用的设备，有效降低预叠层次叠错的不良率，从而达到有效层次防错的目的，杜绝层次错误的不良品流出。

【技术实现步骤摘要】
一种多层电路板层次构造方法
本专利技术属于电子集成领域，具体涉及一种多层电路板层次构造方法。
技术介绍
双面板是中间一层介质，两面都是走线层。多层板就是多层走线层，每两层之间是介质层，介质层可以做的很薄。多层电路板至少有三层导电层，其中两层在外表面，而剩下的一层被合成在绝缘板内。它们之间的电气连接通常是通过电路板横断面上的镀通孔实现的。印制电路板(PCB)的设计和制造工艺要求越来越高，其产品也从简单结构(双面板、多层板)向HDI(高密度互连板)、高层电路板(10层或以上)等高端PCB产品发展。由于PCB层数越来越多，所用芯板层次也越来越多，就容易出现芯板层次放错问题。如何预防芯板层次顺序放错、多放、少放并得到有效控制，成为高多层电路板制程控制的关键要素。通过层次防错目视化防呆设计和层次防错机器防呆设计，有效解决了上述问题。由于集成电路封装密度的增加，导致了互连线的高度集中，这使得多基板的使用成为必需。在印制电路的版面布局中，出现了不可预见的设计问题，如噪声、杂散电容、串扰等。所以，印制电路板设计必须致力于使信号线长度最小以及避免本文档来自技高网...

【技术保护点】
1.一种多层电路板层次构造方法，其特征在于，所述工艺具体步骤如下：在工作底片的每一层设计对应的数字，每一张芯板的板边板角设计层次条码，即一维码，对应的层次为同一面向的数字，所在芯板，各对应设层次识别一维码。外层AOI(自动光学检测)扫描外观检查时，芯板层次模块的位置设定定点检查，机器每检查完成一块板后都将画面切换至该定点检查的位置，检查实物板的层次与资料是否一致，检查外观时，通过目视检查层次标示位置，看层次是否错位并按先后顺序排列。熔合前先设定对应的叠层顺序，叠板过程中将扫码镜头对准一维码的位置，每放一块芯板，点击扫码功能，扫描读取一维码条码，识别出层次数字，将数字显示在排板界面中对应一次扫描...

【技术特征摘要】
1.一种多层电路板层次构造方法，其特征在于，所述工艺具体步骤如下：在工作底片的每一层设计对应的数字，每一张芯板的板边板角设计层次条码，即一维码，对应的层次为同一面向的数字，所在芯板，各对应设层次识别一维码。外层AOI(自动光学检测)扫描外观检查时，芯板层次模块的位置设定定点检查，机器每检查完成一块板后都将画面切换至该定点检查的位置，检查实物板的层次与资料是否一致，检查外观时，通过目视检查层次标示位置，看层次是否错位并按先后顺序排列。熔合前先设定对应的叠层顺序，叠板过程中将扫码镜头对准一维码的位置，每放一块芯板，点击扫码功能，扫描读取一维码条码，识别出层次数字，将数字显示在排板界面中对应一次扫描读码的位置，重复操作，直到叠板完成后点击层次检查，将读取的层次数字与设定的层次顺序进行对比。一种多层电路板层次构造完成。


2.根据权利要求1所述的一种多层电路板层次构造方法，其特征在于，所述方法数字设计分为工艺边和非工艺边两类，有工艺边设计的加在工艺边，没有工艺边设计的，按同理方式加在工作件板边。


3.根据权利要求1所述的一种...

【专利技术属性】
技术研发人员：石明德，
申请(专利权)人：岳阳市华立丰电子科技有限公司，
类型：发明
国别省市：湖南;43