半导体器件制造技术

提供了一种半导体器件。半导体器件包括鳍结构，其具有交替地堆叠在衬底上并在第一方向上延伸的多个第一半导体图案和多个第二半导体图案。半导体器件包括半导体盖层，其位于鳍结构的上表面上，并在与第一方向交叉的第二方向上沿鳍结构的相对侧表面延伸。半导体器件包括栅电极，其位于半导体盖层上，并在第二方向上延伸。半导体器件包括位于半导体盖层与栅电极之间的栅极绝缘膜。另外，半导体器件包括连接到鳍结构的源/漏区。多个第一半导体图案包括锗(Ge)含量在25％至35％的范围内的硅锗(SiGe)，并且多个第二半导体图案包括硅(Si)。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求于2019年6月3日在韩国知识产权局提交的韩国专利申请No.10-2019-0065304的优先权，该申请的公开内容以引用方式全部并入本文中。
本专利技术构思涉及一种半导体器件。
技术介绍
近来，半导体器件已被设计为按比例缩小尺寸。另外，随着对具有高操作速度与操作精度的半导体器件的需求增加，已经对包括在半导体器件中的晶体管的结构的优化进行了大量研究。作为改善集成电路装置的密度的一种缩放技术，已经开发了一种包括具有具备三维结构的沟道的FinFET的半导体器件，在该三维结构中，有源鳍形成在衬底上，并且使用该有源鳍形成栅极。
技术实现思路
本专利技术构思的方面提供了一种具有改善的电学特性的具有具备三维结构的沟道的半导体器件。根据本专利技术构思的一方面，半导体器件包括衬底。半导体器件可以包括鳍结构，其具有交替地堆叠在衬底上并在第一方向上延伸的多个第一半导体图案和多个第二半导体图案。半导体器件可以包括半导体盖层，其位于鳍结构的上表面上，并在与第一方向交叉的第二方向上沿鳍结构的相对侧表面延伸。半导体器件可以包括栅电极，其位于半导体盖层上，并在第二方向上延伸。半导体器件可以包括栅极绝缘膜，其位于半导体盖层与栅电极之间。另外，半导体器件可以包括源/漏区，其连接到鳍结构在第一方向上的侧表面中的一个侧表面。多个第一半导体图案可以包括硅锗(SiGe)，并且多个第二半导体图案可以包括硅(Si)。多个第一半导体图案中的每一个可以具有在其竖直厚度方向上朝向其第一中心增大的第一锗(Ge)浓度梯度。第一半导体图案中的每一个的第一中心中的第一Ge含量可以在25％至35％的第一范围内。根据本专利技术构思的一方面，半导体器件包括衬底。半导体器件可以包括鳍结构，其具有交替地堆叠在衬底上的多个第一半导体图案和多个第二半导体图案。半导体器件可以包括栅电极，其位于鳍结构的上表面上，并且沿鳍结构的相对侧表面延伸。半导体器件可以包括栅极绝缘膜，其位于鳍结构与栅电极之间。另外，半导体器件可以包括源/漏区，其分别连接到鳍结构的相对侧表面。多个第一半导体图案可以包括硅锗(SiGe)。多个第一半导体图案中的每一个可以具有在其竖直厚度上朝向其中心增大的锗(Ge)浓度梯度。第一半导体图案中的每一个的中心中的Ge含量可以在25％至35％的范围内。根据本专利技术构思的一方面，半导体器件包括衬底。半导体器件可以包括第一晶体管，其位于衬底的第一区域中。第一晶体管可以包括多个沟道层，其在与衬底的上表面垂直的方向上彼此间隔开。第一晶体管可以包括第一栅电极，其围绕多个沟道层。第一晶体管可以包括第一栅极绝缘膜，其位于多个沟道层与第一栅电极之间。第一晶体管可以包括第一源/漏区，其分别位于多个沟道层的相对侧表面上，并且连接到多个沟道层中的每一个。半导体器件可以包括第二晶体管，其位于衬底的第二区域中。第二晶体管可以包括鳍结构，其具有交替地堆叠的多个第一半导体图案和多个第二半导体图案。第二晶体管可以包括第二栅电极，其位于鳍结构的上表面和侧表面上。第二晶体管可以包括第二栅极绝缘膜，其位于鳍结构与第二栅电极之间。第二晶体管可以包括第二源/漏区，其分别位于鳍结构的侧表面上，并且连接到多个第一半导体图案。另外，多个第一半导体图案可以包括锗(Ge)含量在25％至35％的范围内的硅锗(SiGe)。附图说明通过结合附图的以下的详细描述，将更加清楚地理解本专利技术构思的以上和其它方面、特征和优点，在附图中：图1是示出了根据本专利技术构思的示例实施例的半导体器件的平面图；图2A是沿图1的线A1-A1’和线B1-B1’截取的截面图，并且图2B是沿图1的线A2-A2’和线B2-B2’截取的截面图；图3A和图3B是示出了鳍结构的沿厚度方向的Ge含量分布的曲线图；图4A和图4B是示出了鳍结构的沿宽度方向的Ge含量分布的曲线图；图5A和图5B是根据本专利技术构思的示例实施例的半导体器件的截面图；图6至图11是示出了根据本专利技术构思的示例实施例的制造半导体器件的方法的主要工艺的立体图；图12A、图13A、图14A和图15A是示出了根据本专利技术构思的示例实施例的制造半导体器件的方法的形成栅极结构的工艺的截面图(A1-A1'、A2-A2')；图12B、图13B、图14B和图15B是示出了根据本专利技术构思的示例实施例的制造半导体器件的方法的形成栅极结构的工艺的截面图(B1-B1'、B2-B2')；以及图16是示出了根据本专利技术构思的示例实施例的半导体器件的截面图。具体实施方式在下文中，将如下将参照附图来描述本专利技术构思的实施例。图1是示出了根据本专利技术构思的示例实施例的半导体器件的平面图。图2A是沿图1的线A1-A1’和线B1-B1’截取的截面图，并且图2B是沿图1的线A2-A2’和线B2-B2’截取的截面图。参照图1、图2A和图2B，根据示例实施例的半导体器件100可以包括衬底101以及分别设置在衬底101的第一区域I和第二区域II中的第一晶体管TR1和第二晶体管TR2。第一晶体管TR1和第二晶体管TR2可以分别由形成在有源区域104中的第一有源结构ACT1和第二有源结构ACT2以及第一栅极结构G1和第二栅极结构G2形成。有源区域104可以设置在衬底101上。衬底101可以是半导体衬底。例如，衬底101可以是硅衬底或绝缘体上硅(SOI)衬底。有源区域104可以在与衬底101的上表面垂直的方向上从衬底101突出，并且可以在与衬底101的上表面平行的第一方向(例如，X方向)上延伸。在一些实施例中，尽管有源区域104被示出为一个有源区域，但是有源区域104可以设置为在与第一方向交叉的第二方向(例如，Y方向)上平行的多个有源区域104。隔离绝缘层105可以在有源区域104的两侧(例如，相对侧)上设置在衬底101上。隔离绝缘层105可以在第一方向上延伸，并且可以具有在第二方向上彼此间隔开且其间具有有源区域104的各部分。隔离绝缘层105可以包括氧化物、氮化物和/或氮氧化物。在一些实施例中，隔离绝缘层105可以使有源区域104的上侧壁暴露。隔离绝缘层105的上表面可以处于低于有源区域104的上表面的水平(例如，距衬底101的高度)。第一有源结构ACT1和第二有源结构ACT2可以设置在有源区域104上。在平面图(见图1)中，第一有源结构ACT1和第二有源结构ACT2可以被设置为与有源区域104叠置。第一有源结构ACT1和第二有源结构ACT2可以沿有源区域104的上表面在第一方向上延伸。第一有源结构ACT1可以包括沟道层CH和连接(例如，电连接)到沟道层CH在第一方向上的两侧(例如，相对侧)的第一源/漏区SD1，并且第二有源结构ACT2可以包括用作沟道的鳍结构FS和连接(例如，电连接)到鳍结构FS在第一方向上的两侧(例如，相对侧)的第二源/漏区SD2。第一有源结构ACT1和第二有源结构ACT2可以沿有源区域104的上表面在第一方向上布置。当形成了多个第一有本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底；/n鳍结构，其具有交替地堆叠在所述衬底上并在第一方向上延伸的多个第一半导体图案和多个第二半导体图案；/n半导体盖层，其位于所述鳍结构的上表面上，并在与所述第一方向交叉的第二方向上沿所述鳍结构的相对侧表面延伸；/n栅电极，其位于所述半导体盖层上，并在所述第二方向上延伸；/n栅极绝缘膜，其位于所述半导体盖层与所述栅电极之间；以及/n源/漏区，其连接到所述鳍结构在所述第一方向上的侧表面中的一个侧表面，/n其中，所述多个第一半导体图案包括硅锗，并且所述多个第二半导体图案包括硅，并且/n其中，所述多个第一半导体图案中的每一个具有在其竖直厚度方向上朝向其第一中心增大的第一锗浓度梯度，并且所述多个第一半导体图案中的每一个的第一中心中的第一锗含量在25％至35％的第一范围内。/n

【技术特征摘要】
20190603 KR 10-2019-00653041.一种半导体器件，包括：
衬底；
鳍结构，其具有交替地堆叠在所述衬底上并在第一方向上延伸的多个第一半导体图案和多个第二半导体图案；
半导体盖层，其位于所述鳍结构的上表面上，并在与所述第一方向交叉的第二方向上沿所述鳍结构的相对侧表面延伸；
栅电极，其位于所述半导体盖层上，并在所述第二方向上延伸；
栅极绝缘膜，其位于所述半导体盖层与所述栅电极之间；以及
源/漏区，其连接到所述鳍结构在所述第一方向上的侧表面中的一个侧表面，
其中，所述多个第一半导体图案包括硅锗，并且所述多个第二半导体图案包括硅，并且
其中，所述多个第一半导体图案中的每一个具有在其竖直厚度方向上朝向其第一中心增大的第一锗浓度梯度，并且所述多个第一半导体图案中的每一个的第一中心中的第一锗含量在25％至35％的第一范围内。


2.根据权利要求1所述的半导体器件，其中，所述多个第二半导体图案和所述半导体盖层包括相同的半导体材料。


3.根据权利要求1所述的半导体器件，其中，所述半导体盖层包括硅。


4.根据权利要求3所述的半导体器件，其中，所述多个第一半导体图案中的每一个具有在所述第二方向上朝向其第二中心增大的第二锗浓度梯度，并且所述多个第一半导体图案中的每一个的第二中心中的第二锗含量在25％至35％的第二范围内。


5.根据权利要求1所述的半导体器件，还包括：内部间隔件，其位于所述多个第一半导体图案在所述第一方向上的相对侧表面上，
其中，所述内部间隔件位于所述多个第二半导体图案之间。


6.根据权利要求5所述的半导体器件，其中，所述内部间隔件包括氮化硅、碳氮化硅、氮氧化硅、氮硼化硅、氮碳氧化硅、氮碳硼化硅和/或碳氧化硅。


7.根据权利要求1所述的半导体器件，还包括：栅极间隔件，其分别位于所述栅电极在所述第一方向上的相对侧表面上。


8.根据权利要求7所述的半导体器件，其中，所述半导体盖层在所述栅电极与所述栅极间隔件的内侧壁之间延伸。


9.根据权利要求1所述的半导体器件，其中，所述栅极绝缘膜包括氧化硅膜。


10.根据权利要求9所述的半导体器件，其中，所述栅极绝缘膜还包括位于所述氧化硅膜上的氮化硅膜。


11.根据权利要求1所述的半导体器件，其中，所述源/漏区包括硅锗外延层或磷化硅外延层。


12.根据权利要求1所述的半导体器件，还包括连接到所述源/漏区的接触插塞。

...

【专利技术属性】
技术研发人员：李相勋，克里希那·布瓦卡，姜明吉，崔景敏，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR