栅极驱动单元、栅极扫描驱动电路和液晶显示装置制造方法及图纸

本发明专利技术实施例提供一种栅极驱动单元、栅极扫描驱动电路和液晶显示装置，该栅极驱动单元包括：上拉输入模块、上拉模块、下拉模块、维持控制模块、维持模块、维持辅助模块和清零模块；其中，维持辅助模块，与所述上拉控制节点、所述第三时钟信号、所述驱动信号输出端和所述第二电平输入端连接，用于接收第三时钟信号，并在所述第三时钟信号为第一电平且所述上拉控制节点被下拉为第二电平时，将所述驱动信号输出端与所述第二电平输入端导通。本发明专利技术实施例通过设置维持辅助模块，减少了栅极驱动单元输出的驱动信号存在的杂峰或噪音，提高驱动信号的稳定性，改善显示面板的显示不良问题。

【技术实现步骤摘要】
栅极驱动单元、栅极扫描驱动电路和液晶显示装置
本专利技术实施例涉及液晶显示
，尤其涉及一种栅极驱动单元、栅极扫描驱动电路和液晶显示装置。
技术介绍
随着液晶显示技术的发展，消费者对于窄边框屏幕的需求越来越大，为了窄化边框，可以采用阵列基板行驱动(GateOnArray，GOA)技术将外置的栅极扫描驱动电路制作在阵列基板上，省去栅极驱动芯片以及电路板的空间。现有的GOA技术中，如图1所示，通常采用13T1C(13个薄膜晶体管1个电容)的电路结构生成栅极驱动信号。然而，上述电路结构在实际使用过程中常常会出现驱动信号输出低电平时因为未有效拉低至地或在某一周期器件未设置拉低动作，使得电路输出的栅极驱动信号存在杂峰或噪音，导致显示面板显示不良的问题。
技术实现思路
本专利技术实施例提供一种栅极驱动单元、栅极扫描驱动电路和液晶显示装置，以减少栅极驱动单元输出的驱动信号存在的杂峰或噪音，提高驱动信号的稳定性，改善显示面板的显示不良问题。第一方面，本专利技术实施例提供一种栅极驱动单元包括：上拉输入模块、上拉模块、下拉模块、维持控制模块、维持模块、维持辅助模块和清零模块；所述上拉输入模块，与驱动信号输入端和上拉控制节点连接，用于接收上级驱动信号，并在所述上级驱动信号为第一电平时，将所述上拉控制节点置为第一电平；所述上拉模块，与所述上拉控制节点、第一时钟信号和驱动信号输出端连接，用于在所述上拉控制节点为第一电平时，将所述第一时钟信号与所述驱动信号输出端导通；所述下拉模块，与所述驱动信号输出端、第二时钟信号和第二电平输入端连接，用于接收第二时钟信号，并在所述第二时钟信号为第一电平时，将所述驱动信号输出端与所述第二电平输入端导通；所述维持控制模块，与所述维持模块的维持信号输入端和第四时钟信号连接，用于接收第四时钟信号，并在所述第四时钟信号为第一电平时，将所述维持信号输入端置为第一电平；所述维持模块，与所述驱动信号输入端、所述上拉控制节点、第三时钟信号和所述第二电平输入端连接，用于在所述驱动信号输入端接收的上级驱动信号为第二电平且所述上拉控制节点被下拉为第二电平后使能，并在所述维持模块的维持信号输入端为第一电平且所述第三时钟信号为第二电平时，将所述上拉控制节点与所述第二电平输入端导通；所述维持辅助模块，与所述上拉控制节点、所述第三时钟信号、所述驱动信号输出端和所述第二电平输入端连接，用于接收第三时钟信号，并在所述第三时钟信号为第一电平且所述上拉控制节点被下拉为第二电平时，将所述驱动信号输出端与所述第二电平输入端导通；所述清零模块，与清零信号输入端、所述上拉控制节点、所述驱动信号输出端、所述维持信号输入端和所述第二电平输入端连接，用于接收清零信号，并在所述清零信号为第一电平时，将所述上拉控制节点、所述驱动信号输出端和所述维持信号输入端，与所述第二电平输入端导通。在一种可能的设计中，所述维持辅助模块包括：第十七晶体管和第十三晶体管；所述第十七晶体管的栅极与所述上拉控制节点连接，源极与所述第二电平输入端连接，漏极与所述第十三晶体管的栅极连接；所述第十三晶体管的栅极与所述第三时钟信号连接，漏极与所述驱动信号输出端连接，源极与所述第二电平输入端连接。在一种可能的设计中，所述维持控制模块包括：第五晶体管；所述第五晶体管的栅极和漏极均与所述第四时钟信号连接，源极与所述维持模块的维持信号输入端连接。在一种可能的设计中，所述维持模块包括：第十六晶体管、第六晶体管、第七晶体管和第八晶体管；所述第十六晶体管的栅极与所述驱动信号输入端连接，源极与所述第二电平输入端连接，漏极与所述维持模块连接；所述第六晶体管的栅极与所述上拉控制节点连接，源极与所述第二电平输入端连接，漏极与所述维持控制模块连接；所述第七晶体管的栅极与所述第三时钟信号的输入端连接，源极与所述第二电平输入端连接，漏极与所述维持控制模块连接；所述第八晶体管的漏极与所述上拉控制节点连接，源极与所述第二电平输入端连接，栅极与所述维持控制模块连接。在一种可能的设计中，所述下拉模块包括：第十一晶体管；所述第十一晶体管的栅极与所述第二时钟信号连接，漏极与所述驱动信号输出端连接，源极与所述第二电平输入端连接。在一种可能的设计中，所述下拉模块还包括：第九晶体管；所述第九晶体管的栅极与后级驱动信号输入端连接，漏极与所述上拉控制节点连接，源极与所述第二电平输入端连接。在一种可能的设计中，所述上拉输入模块包括：第一晶体管；所述第一晶体管的栅极和漏极均与所述驱动信号输入端连接，源极与所述上拉控制节点连接。在一种可能的设计中，所述上拉模块包括：第十晶体管和第一电容；所述第十晶体管的栅极与所述上拉控制节点连接，漏极与所述第一时钟信号连接，源极与所述驱动信号输出端连接；所述第一电容的一端与所述上拉控制节点连接，另一端与所述驱动信号输出端连接。在一种可能的设计中，所述清零模块包括：第二晶体管、第十二晶体管和第三晶体管；所述第二晶体管的栅极与所述清零信号输入端连接，漏极与所述上拉控制节点连接，源极与所述第二电平输入端连接；所述第三晶体管的栅极与所述清零信号输入端连接，漏极与所述维持信号输入端连接，源极与所述第二电平输入端连接；所述第十二晶体管的栅极与所述清零信号输入端连接，漏极与所述驱动信号输出端连接，源极与所述第二电平输入端连接。在一种可能的设计中，所述栅极驱动单元，还包括：启动模块；所述启动模块，与扫描启动信号输入端、所述上拉控制节点和所述第二电平输入端连接，用于接收扫描启动信号，并在所述扫描启动信号为第一电平时，将所述上拉控制节点与所述第二电平输入端导通。在一种可能的设计中，所述启动模块包括：第四晶体管；所述第四晶体管的栅极与所述扫描启动信号输入端连接，漏极与所述上拉控制节点连接，源极与所述第二电平输入端连接。第二方面，本专利技术实施例提供一种一种栅极扫描驱动电路，包括：多个级联的栅极驱动单元；所述栅极驱动单元为如第一方面以及第一方面各种可能的设计所述的栅极驱动单元。第三方面，本专利技术实施例提供一种液晶显示装置，包括：液晶显示基板、以及设置于所述液晶显示基板上的数据驱动电路和如第二方面所述的栅极扫描驱动电路。本实施例提供的栅极驱动单元、栅极扫描驱动电路和液晶显示装置，该栅极驱动单元包括上拉输入模块、上拉模块、下拉模块、维持控制模块、维持模块、维持辅助模块和清零模块；所述上拉输入模块，与驱动信号输入端和上拉控制节点连接，用于接收上级驱动信号，并在所述上级驱动信号为第一电平时，将所述上拉控制节点置为第一电平；所述上拉模块，与所述上拉控制节点、第一时钟信号和驱动信号输出端连接，用于在所述上拉控制节点为第一电平时，将所述第一时钟信号与所述驱动信号输出端导通；所述下拉模块，与所述驱动信号输出端、第二时钟信号和第二电平输入端连接，用于接收第二时钟信号，并本文档来自技高网...

【技术保护点】
1.一种栅极驱动单元，其特征在于，包括：上拉输入模块、上拉模块、下拉模块、维持控制模块、维持模块、维持辅助模块和清零模块；/n所述上拉输入模块，与驱动信号输入端和上拉控制节点连接，用于接收上级驱动信号，并在所述上级驱动信号为第一电平时，将所述上拉控制节点置为第一电平；/n所述上拉模块，与所述上拉控制节点、第一时钟信号和驱动信号输出端连接，用于在所述上拉控制节点为第一电平时，将所述第一时钟信号与所述驱动信号输出端导通；/n所述下拉模块，与所述驱动信号输出端、第二时钟信号和第二电平输入端连接，用于接收第二时钟信号，并在所述第二时钟信号为第一电平时，将所述驱动信号输出端与所述第二电平输入端导通；/n所述维持控制模块，与所述维持模块的维持信号输入端和第四时钟信号连接，用于接收第四时钟信号，并在所述第四时钟信号为第一电平时，将所述维持信号输入端置为第一电平；/n所述维持模块，与所述驱动信号输入端、所述上拉控制节点、第三时钟信号和所述第二电平输入端连接，用于在所述驱动信号输入端接收的上级驱动信号为第二电平且所述上拉控制节点被下拉为第二电平后使能，并在所述维持模块的维持信号输入端为第一电平且所述第三时钟信号为第二电平时，将所述上拉控制节点与所述第二电平输入端导通；/n所述维持辅助模块，与所述上拉控制节点、所述第三时钟信号、所述驱动信号输出端和所述第二电平输入端连接，用于接收第三时钟信号，并在所述第三时钟信号为第一电平且所述上拉控制节点被下拉为第二电平时，将所述驱动信号输出端与所述第二电平输入端导通；/n所述清零模块，与清零信号输入端、所述上拉控制节点、所述驱动信号输出端、所述维持信号输入端和所述第二电平输入端连接，用于接收清零信号，并在所述清零信号为第一电平时，将所述上拉控制节点、所述驱动信号输出端和所述维持信号输入端，与所述第二电平输入端导通。/n...

【技术特征摘要】
1.一种栅极驱动单元，其特征在于，包括：上拉输入模块、上拉模块、下拉模块、维持控制模块、维持模块、维持辅助模块和清零模块；
所述上拉输入模块，与驱动信号输入端和上拉控制节点连接，用于接收上级驱动信号，并在所述上级驱动信号为第一电平时，将所述上拉控制节点置为第一电平；
所述上拉模块，与所述上拉控制节点、第一时钟信号和驱动信号输出端连接，用于在所述上拉控制节点为第一电平时，将所述第一时钟信号与所述驱动信号输出端导通；
所述下拉模块，与所述驱动信号输出端、第二时钟信号和第二电平输入端连接，用于接收第二时钟信号，并在所述第二时钟信号为第一电平时，将所述驱动信号输出端与所述第二电平输入端导通；
所述维持控制模块，与所述维持模块的维持信号输入端和第四时钟信号连接，用于接收第四时钟信号，并在所述第四时钟信号为第一电平时，将所述维持信号输入端置为第一电平；
所述维持模块，与所述驱动信号输入端、所述上拉控制节点、第三时钟信号和所述第二电平输入端连接，用于在所述驱动信号输入端接收的上级驱动信号为第二电平且所述上拉控制节点被下拉为第二电平后使能，并在所述维持模块的维持信号输入端为第一电平且所述第三时钟信号为第二电平时，将所述上拉控制节点与所述第二电平输入端导通；
所述维持辅助模块，与所述上拉控制节点、所述第三时钟信号、所述驱动信号输出端和所述第二电平输入端连接，用于接收第三时钟信号，并在所述第三时钟信号为第一电平且所述上拉控制节点被下拉为第二电平时，将所述驱动信号输出端与所述第二电平输入端导通；
所述清零模块，与清零信号输入端、所述上拉控制节点、所述驱动信号输出端、所述维持信号输入端和所述第二电平输入端连接，用于接收清零信号，并在所述清零信号为第一电平时，将所述上拉控制节点、所述驱动信号输出端和所述维持信号输入端，与所述第二电平输入端导通。


2.根据权利要求1所述的栅极驱动单元，其特征在于，所述维持辅助模块包括：第十七晶体管和第十三晶体管；
所述第十七晶体管的栅极与所述上拉控制节点连接，源极与所述第二电平输入端连接，漏极与所述第十三晶体管的栅极连接；
所述第十三晶体管的栅极与所述第三时钟信号连接，漏极与所述驱动信号输出端连接，源极与所述第二电平输入端连接。


3.根据权利要求1所述的栅极驱动单元，其特征在于，所述维持控制模块包括：第五晶体管；
所述第五晶体管的栅极和漏极均与所述第四时钟信号连接，源极与所述维持模块的维持信号输入端连接。


4.根据权利要求1所述的栅极驱动单元，其特征在于，所述维持模块包括：第十六晶体管、第六晶体管、第七晶体管和第八晶体管；
所述第十六晶体管的栅极与所述驱动信号输入端连接，源极与所述第二电平输入端连接，漏极与所述维持模块连接；
所述第六晶体管的栅极与所述上拉控制节点连接，源极与所述第二电平输入端连接，漏极与所述维持控制模块连接；

【专利技术属性】
技术研发人员：陈岗，周令，叶宁，曾柯，
申请(专利权)人：成都中电熊猫显示科技有限公司，
类型：发明
国别省市：四川;51