一种用于全球定位系统（ＧＰＳ）应用的射频集成电路将射频ＧＰＳ信号混频以获得小于４ｆ↓［ｏ］的预定中频。在一个实施例中，选择该中频为１．５ｆ↓［ｏ］。然后，中频滤波器（２０４）对该中频ＧＰＳ信号进行频带限制，在２．５ＭＨｚ附近的频率处滚降以在３．５－４．０ＭＨｚ处达到显著衰减。自动增益控制电路（２０６）将滤波后的中频ＧＰＳ信号放大到适当的电压电平。然后，模数转换器（２０７）以比中频的两倍高的预定采样速率将该放大后的中频ＧＰＳ信号数字化，以提供预定比特数目的样本，然后，通过工业标准串行总线提供该样本以用于由通用微处理器进行的基带处理。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及射频(RF)信号处理集成电路与基带处理器之间的接口。具体 地，本专利技术涉及用于全球定位系统(GPS)应用的RF信号处理集成电路与移动 设备的、由通用数字信号处理器或通用微处理器实现的基带处理器之间的接。
技术介绍
GPS接收机典型地包括RF "前端"集成电路(RFIC)和数字信号处理集成 电路("基带处理器，，)。该基带处理器常常以特定用途集成电路(ASIC)实现或 者被编程到一个或多个现场可编程门阵列(FPGA)中。RF IC通过天线从GPS 卫星接收信号，将GPS信号下转换(down-convert)到中频，对下转换后的信号 进行滤波，并以规定的采样数据速率将滤波后的信号数字化。然后，RFIC将 数字化的样本提供给基带处理器，该基带处理器从数字化的样本中"获取" (即，检观'J)一个或多个GPS卫星("所获取的卫星，，)的信号。所获取的卫星的 信号然后被用于计算接收机与每个所获取的卫星之间的距离("范围")。所获 取的卫星的范围然后可以被用于确定接收机的位置。直到最近，基带处理器常常是专门设计来用于GPS应用中要求的高速数 字信号处理的专用集成电路(例如，相关引擎(correlation engine)),并且可以包 括硬件组件和软件组件二者。每个GPS卫星的信号特征在于调制载波信号的 唯一码向量(uniquecode vector)。在一个实现中，码向量是每毫秒重复的、1023 比特的伪随机噪声或码(即，在1.023MHz的"码片(chipping)"速率上)。传统 地，公共频率(common frequency)f。 = 1.023 MHz,其是两个GPS频率1575.42 MHz与1227.6 MHz的公约数，被用作GPS应用的设计参数。在现有技术中， 通常使用4f。的中频，其要求16f。的采样速率以便避免由于混叠(aliasing)引起 的伪像(artifact)。因此，在现有技术中，通常以16f。提供采样速率。在2比特 或3比特的样本分辨率(即，对于每个样本，符号位(bit)加上一个或两个幅度 (magnitude)比特)，以至少每秒32_48兆比特(K48Mbs)的比特速率将数字化的样本传递到数字信号处理集成电路。鉴于支持成功的卫星获取需要的这一 高样本速率，而由于通用微处理器的一个或多个简单工业标准串行数据接口不支持所需的32-48 Mbs的高数据 速率，所以不使用通用微处理器或现货供应的(off-the-shelf)(即，工业标准)数 字信号处理器。即使在这样的通用处理器中存在复杂的高速数据接口，这些 复杂接口也需要RF IC具有大量的接口逻辑资源。因此，在现有技术中，作 为用于GPS信号的基带处理器，定制设计(custom-designed)的信号处理集成 电路是优选的。典型地，这样的定制设计的信号处理集成电路使用专用数据 接口来处理来自RF IC的高数据速率的连续数据传输。
技术实现思路
根据本专利技术的一个实施例，用于全球定位系统(GPS)应用的射频集成电路 将来自外部源的射频GPS信号与低于4f。的预定中频混频(mix)。在一个实施 例中，提供镜像抑制混频器(image reject mixer)以用于该混频操作。可以将中 频选择为例如1.5f。。然后，中频滤波器对中频GPS信号进行频带限制 (band-limit),在距中频一半期望带宽的频率处(例如，对于具有2MHz带宽的 基带GPS信号，在3.5MHz附近)滚降(rolloff)。自动增益控制电路将滤波后 的中频GPS信号放大至适当的电压电平。然后，放大后的中频GPS信号被模 数转换器以高于两倍中频的预定采样速率数字化，以提供预定的比特数目的 样本，然后，通过工业标准串行总线(例如，同步外围总线)提供所述样本，以 用于由通用微处理器进行的基带处理。在一个实施例中，预定采样速率大体上为6f。。在一个实施例中，提供校准电路(calibration circuit)以设置中频滤波器的通带。在一个实施例中，预定采样速率与预定的比特数目的乘积小于或等于工 业标准串行总线的数据速率。在一个实施例中，对于2MHz带宽滤波器，预定频率大体上在3.5 MHz 处衰减，而对于lMHz带宽滤波器，预定频率大体上在4.0MHz处衰减。在一个实施例中，射频集成电路在多种节电状态下操作。本专利技术使用在通用微处理器中可找到的一般接口或工业标准接口 。这样 的一般接口仅仅要求通用微处理器和RF集成电路两者上的最小数目的引脚。当考虑下面的详细描述以及附图时，将更好地理解本专利技术。 附图说明图1是根据本专利技术的一个实施例的用于支持GPS应用的移动设备中的硬件结构ioo的系统框图。图2是根据本专利技术的一个实施例的RF IC 104的框图。 图3示出了根据本专利技术的一个实施例的、大体上在3.5 MHz附近的频率 处衰减的IF滤波器204的通带301。图4示出将RF IC 104连接(interface)到SPI 113的SPI控制电路400的一种实现。为了便于附图之间的交叉引用，为附图中的相同元素提供相同的参考标号。具体实施例方式本专利技术提供一种移动设备，其使用通用微处理器或数字信号处理器来执 行全球定位系统(GPS)应用，其中通过传统数据接口将数字化的GPS信号从 射频信号处理电路提供到所述通用微处理器或数字信号处理器。图1是根据本专利技术的一个实施例的用于支持GPS应用的移动设备中的硬 件结构100的系统框图。如图1中所示，硬件结构100包括(i)可选带通滤 波器101，其通过天线114从卫星接收GPS信号；(ii)低噪声放大器(LNA)102; (iii)可选带通滤波器103; (iii)射频(RF)"前端"集成电路("RF IC" )104，其 将放大的卫星信号下转换和数字化；以及(iv)基带处理器105,其在该实施例 中由通用微处理器或数字信号处理器实现。基带处理器105执行用于GPS应 用的数字信号处理。在该实施例中，RFIC 104在端子106处接收第一电源电压(Vana),在端子108处接收第二电源电压(VoD)，在端子107处接收输入-输出电源电压0/10)。如果输入-输出所需的电压电平与电压Vdd是一致的，则不需要电压VI0。第一电源电压V咖与第二电源电压VDD优选地被隔离开。可选地，RFIC 104可以在端子109处接收外部基准时钟信号。可替换地，可 以由跨接在端子109和IIO上的外部晶体振荡器114提供时钟信号。例如可 以由16.369 MHz (-16f。)的晶体振荡器组件来实现外部晶体振荡器114。在该实施例中，例如可以由可从加利福尼亚圣克拉拉(Santa Clara)的Intel公司得到的Xscale微处理器之一来实现通用微处理器105。在手持设备(例如， 蜂窝电话、PDA)的设计者中，Xscale微处理器对于中央处理单元是普遍的选 择。在Xscale微处理器上可得到的传统串行接口是工业标准同步外围接口 (SPI),其在图1中由参考标号113表示。SPI具有成帧(framing)信号(FRM)、 来自基带处理器105的时钟信号(SCLK)、进入RF IC 104的串行数据输入信 号(DI)以及至基带处理器105的串行数据输出信本文档来自技高网...
【技术保护点】
一种用于全球定位系统（ＧＰＳ）应用的射频集成电路，包括： 从外部源接收射频ＧＰＳ信号的接口； 混频器，其将ＧＰＳ信号下转换到低于１６ｆ↓［ｏ］的预定中频； 中频滤波器，其接收中频ＧＰＳ信号，并对其进行滤波； 自动增益控制电路，其放大滤波后的中频ＧＰＳ信号； 模数转换器，其以预定采样速率将放大、滤波后的中频ＧＰＳ信号数字化以提供预定比特数目的样本；以及 通过工业标准串行总线将样本提供到基带处理器的接口。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：埃里克安德森，丹尼尔巴比奇，马吉德哈塞米，
申请(专利权)人：SiRF技术公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。