【技术实现步骤摘要】
一种新型LDMOS器件结构及其制备方法和性能
本专利技术涉及半导体装置领域，具体为一种新型LDMOS器件结构及其制备方法和性能。特别的是，本申请基于P型外延层的新型结构，通过在N型漂移区上方引入P型外延层，得到一种间距依次递增的多级Ptop层LDMOS器件(MSPtop-LDMOS)，该器件利用表面的P型外延层以及渐变式的非等间距分布，对漂移区内的电场分布进行调制，显著提高器件的漂移区掺杂浓度。Ptop层的作用主要是用于辅助N型漂移层内掺杂浓度的耗尽，从而辅助N型漂移区掺杂浓度的耗尽，进而实现提高击穿电压的效果。本结构大大的减小了漂移区在器件表面的尺寸，节省了版图的面积，利于集成化，同时减低了器件的导通电阻。
技术介绍
绝缘硅横向双扩散金属氧化物半导体(SOI-LDMOS)具有自隔离效果好、漏电低、速度快、可靠性高、消除衬底击穿、消除衬底辅助耗尽效应等优点的半导体器件。SOI-LDMOS器件广泛应用于智能功率集成电路(SPIC)和高压功率集成电路(HVIC)相关领域，由于这些领域的应用较为复杂与恶劣，就得对器件本身的性能、热...
【技术保护点】
1.一种conv-LDMOS器件，含有硅衬底层（1）、二氧化硅埋氧层（2）和N型漂移区（3），所述硅衬底层（1）、二氧化硅埋氧层（2）和N型漂移区（3）自下而上排列；其特征在于：在N型漂移区（3）上设有一个Ptop层条区域；在Ptop层条区域内设有1个以上的Ptop条。/n
【技术特征摘要】
1.一种conv-LDMOS器件，含有硅衬底层（1）、二氧化硅埋氧层（2）和N型漂移区（3），所述硅衬底层（1）、二氧化硅埋氧层（2）和N型漂移区（3）自下而上排列；其特征在于：在N型漂移区（3）上设有一个Ptop层条区域；在Ptop层条区域内设有1个以上的Ptop条。
2.根据权利要求1所述的一种conv-LDMOS器件，其特征在于，在二氧化硅埋氧层（2）的上方、N型漂移区（3）的一侧，设有P阱区（5）；在P阱区（5）的上方设有源端重掺杂P+区（6）、源端重掺杂N+区（7）、栅接触场板（9）；在源端重掺杂P+区（6）的上方设有源极（8）；在栅接触场板（9）的上方设有栅极（10）；
在二氧化硅埋氧层（2）的上方、N型漂移区（3）的另一侧，设有漏端重掺杂N+区（4）；在漏端重掺杂N+区（4）的上方设有漏极（11）。
3.根据权利要求2所述的一种conv-LDMOS器件，其特征在于，源极（8）的底面与源端重掺杂N+区（7）的顶面相接触；
栅接触场板（9）的底端分别与源端重掺杂N+区（7）的顶面、N型漂移区（3）的顶面相连接。
4.根据权利要求1所述的一种LDMOS器件，其特征在于，在Ptop层条区域内设有1个Ptop条，记为单Ptop条（120）；设单Ptop条（120）的长度为LPtop，厚度为TPtop；长度LPtop的范围为0.01-60.00微米，厚度TPtop的范围为0.01-5.00微米。
5.根据权利要求4所述的一种LDMOS器件，其特征在于，靠近N型漂移区（3）一侧的P阱区（5）的顶面向上突出，且该突出部分成矩形；该P阱区（5）的矩形突出段的宽度记为Lch；记P阱区（5）的厚度为TSi、二氧化硅埋氧层（2）的厚度为TBox、硅衬底层（1）的厚度为TSub、记二氧化硅埋氧层（2）的宽度记为LDrift；则：
二氧化硅埋氧层（2）的长度LDrift为0-60微米、P阱区（5）的矩形突出段的宽度Lch为0.01-10.00微米、单Ptop条（120）的长度LPtop0.01-20.00微米、单Ptop条（120）的厚度TPtop为0.01-5.00微米、P阱区（5）的厚度TSi为0.01-5.00微米、二氧化硅埋氧层（2）的厚度TBox为0.01-12.00微米、硅衬底层（1）的厚度TSub的关系为0.01-72.00微米。
6.根据权利要求1所述的一种LDMOS器件，其特征在于，在Ptop层条区域内设有4个Ptop条，依次记为第一Ptop条（121）、第二Ptop条（122）、第三Ptop条（123）和第四Ptop条（124）；
令第一Ptop条（121）与第二Ptop条（122）之间的间距为△L1；
第二Ptop条（122）与第三Ptop条（123）之间的间距为△L2；
第三Ptop条（123）与第四Ptop条（124）之间的间距为△L3；
△L1、△L2、△L3的三者关系：Ptop层之间的间隔△Ln=a+(n-1)*0.6*b；a取0.5~2.0微米，b取0.2~2.0；n为间隔数。
7.根据权利要求6所...
【专利技术属性】
技术研发人员：程珍，孙建，何怡刚，袁莉芬，李兵，佐磊，尹柏强，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。