一种抗总剂量辐射效应的FinFET器件设计方法技术

本发明专利技术公开了一种抗总剂量辐射效应的FinFET器件设计方法，首先评估FinFET器件Fin高宽比的变化对器件总剂量辐射效应的影响，然后根据评估结果，参照器件抗总剂量辐射效应的指标要求，得到满足器件抗总剂量辐射效应指标要求的Fin高宽比，最后在满足抗总剂量辐射效应要求的基础上，对FinFET器件做进一步的工艺设计。本发明专利技术通过设计FinFET器件的Fin高宽比，使设计出来的FinFET器件能够满足抗总剂量辐射效应的要求。

【技术实现步骤摘要】
一种抗总剂量辐射效应的FinFET器件设计方法
本专利技术涉及晶体管器件的抗辐射效应，特别涉及一种鳍式场效应晶体管(FinFET)器件抗总剂量辐射效应设计方法。
技术介绍
电子系统工作在空间辐射环境时，会受到电子、X射线、γ射线等辐照，从而产生总剂量辐射效应，导致器件的直流特性发生变化，如阈值电压漂移、关态泄漏电流增加等，引起电路功耗增加、性能降低甚至功能失效。随着CMOS工艺的发展，器件的特征尺寸已缩小至纳米尺度。传统的平面体硅器件在进入纳米尺度后出现了短沟道效应、迁移率退化等问题，而FinFET器件由于拥有较强的栅控能力以及较高的性能，可以有效抑制短沟道效应等问题，已成为主流商用器件。根据衬底的不同，FinFET器件可以分为体硅(BulkSi)FinFET和绝缘层上硅(SOI)FinFET。在FinFET器件的工艺设计当中，Fin高度与Fin宽度的比值(Fin高宽比)对于器件的电学性能有很大的影响。当器件工作在辐射环境中时，Fin高宽比的变化会通过影响栅对沟道的电势控制能力来改变氧化层中陷阱电荷对沟道电势的影响，从而影响器件总剂量辐射效应带来的特性变化。因此为了提高FinFET器件抗总剂量辐射的能力，有必要提出一种抗总剂量辐射效应的FinFET器件设计方法。
技术实现思路
本专利技术提供一种抗总剂量辐射效应的FinFET器件设计方法，通过该方法设计的FinFET器件可以提高FinFET器件抗总剂量辐射效应的水平。本专利技术的技术方案如下：一种用于提高FinFET器件抗总剂量辐射效应的器件设计方法，其主要特征是，通过对FinFET器件的Fin高宽比进行设计，使其满足FinFET器件抗总剂量辐射效应的指标要求。具体内容包括：首先，评估FinFET器件Fin高宽比的变化对器件总剂量辐射效应的影响。具体的，总剂量辐射效应表现为器件直流特性的退化，直流特性包括但不限于：阈值电压Vth、饱和电流Idsat、关态泄漏电流Ioff、最大跨导Gm、漏致势垒降低(DIBL)和亚阈值摆幅SS，器件直流特性的退化可表现为阈值电压漂移、饱和电流降低、关态泄漏电流增大、最大跨导减小、漏致势垒降低和/或亚阈值摆幅变大。然后，根据评估的Fin高宽比变化对器件总剂量辐射效应影响的结果，参照器件抗总剂量辐射效应的指标要求，得到满足器件抗总剂量辐射效应指标要求的Fin高宽比。最后，在满足抗总剂量辐射效应要求的基础上，对FinFET器件做进一步的工艺设计。上述抗总剂量辐射效应的FinFET器件设计方法中，所述FinFET器件包括体硅FinFET器件、SOIFinFET器件，沟道材料可以为Si、Ge、SiGe、III-V族半导体材料或其异质结构，器件结构可以为三栅、Ω栅、Π栅等。上述抗总剂量辐射效应的FinFET器件设计方法中，评估Fin高宽比的变化对器件受到总剂量辐射效应后直流特性退化影响的方法可以是通过实验的方法测试出Fin高宽比的变化对器件总剂量辐射效应的影响，或者通过器件仿真软件模拟出Fin高宽比的变化对器件总剂量辐射效应的影响。上述抗总剂量辐射效应的FinFET器件设计方法中，器件抗总剂量辐射效应的指标要求随FinFET器件具体工作环境的不同而不同，根据实际需求而定。本专利技术通过基于Fin高宽比参数的FinFET器件设计方法，使设计出来的FinFET器件满足抗总剂量辐射效应的要求。附图说明图1显示了本专利技术实施例中器件Fin高宽比对器件受到总剂量辐射效应后阈值电压退化的影响。具体实施方式本专利技术提出了一种抗总剂量辐射效应的FinFET器件设计方法，该方法基于FinFET器件Fin高宽比对器件受到总剂量辐射效应后直流特性退化的影响，参照器件抗总剂量辐射效应的指标要求，对FinFET器件工艺中Fin高宽比参数进行设计。下面结合附图对本专利技术提出的方法进行清楚、完整的描述。本实施例中所述FinFET器件为绝缘层上硅(SOI)FinFET，评估Fin高宽比对器件总剂量辐射效应影响的方法为器件仿真，直流特性退化表现为阈值电压漂移量ΔVth。具体包括以下内容：第一步，通过Synopsys的TCAD工具Sentaurus，仿真得到1Mrad(Si)总剂量辐射后SOIFinFET器件Fin高宽比的变化对阈值电压漂移ΔVth的影响，仿真结果如图1中点线所示；第二步，根据设计要求，经过1Mrad(Si)总剂量辐射后的器件阈值电压漂移量ΔVth应小于50mV；第三步，根据评估得到的器件Fin高宽比对直流特性退化影响结果，参照总剂量辐射后器件阈值电压漂移量指标要求，得到满足器件抗总剂量辐射效应指标要求的Fin高宽比至少为1:3，如图1中点线与虚线交点所示。在此SOIFinFET器件设计中为满足抗总剂量辐射效应要求，Fin高宽比最低应为1:3。本专利技术在FinFET器件设计时，考虑了器件总剂量辐射效应带来的直流特性退化，通过对Fin高宽比的设计，使FinFET器件满足抗总剂量辐射效应需求。以上描述的实施例并非用于限定本专利技术，任何本领域的技术人员，在不脱离本专利技术的精神和范围内，可做各种的更动和润饰，本专利技术的保护范围以所附权利要求范围所界定。本文档来自技高网...

【技术保护点】
1.一种抗总剂量辐射效应的FinFET器件设计方法，通过对FinFET器件的Fin高宽比进行设计，使其满足FinFET器件抗总剂量辐射效应的指标要求。/n

【技术特征摘要】
1.一种抗总剂量辐射效应的FinFET器件设计方法，通过对FinFET器件的Fin高宽比进行设计，使其满足FinFET器件抗总剂量辐射效应的指标要求。


2.如权利要求1所述的FinFET器件设计方法，其特征在于，所述器件设计方法包括：
1)评估FinFET器件Fin高宽比的变化对器件总剂量辐射效应的影响；
2)根据步骤1)的评估结果，参照器件抗总剂量辐射效应的指标要求，得到满足器件抗总剂量辐射效应指标要求的Fin高宽比。


3.如权利要求2所述的FinFET器件设计方法，其特征在于，步骤1)中所述器件总剂量辐射效应表现为器件直流特性的退化，器件直流特性包括但不限于：阈值电压Vth、饱和电流Idsat、关态泄漏电流Ioff、最大跨导Gm、漏致势垒降低DIBL和亚阈值摆幅SS。


4.如权利要求3所述的FinFET器件设计方法，其特征在于，步骤1)评估FinFET器件Fin高宽...

【专利技术属性】
技术研发人员：安霞，李艮松，任哲玄，黄如，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京;11