四次配置完成FPGA互连资源的测试方法技术

一种四次配置完成ＦＰＧＡ互连资源的测试方法，其特点在于：将开关矩阵按连接方向划分为水平、垂直、左斜和右斜四种，每次配置针对一个连接方向设计测试电路，将各个开关矩阵级连成蛇形测试通路，对每个通路同时施加走步－１测试向量。本发明专利技术有效地完成了ＦＰＧＡ互连资源的测试，测试覆盖率达到１００％，且连接关系简单容易实现，测试配置次数少，大大降低了测试成本。

【技术实现步骤摘要】

本专利技术涉及一种FPGA芯片的测试方法，特别是仅用四次配置就完成FPGA互连资源的测试方法。
技术介绍
对FPGA进行测试的前提是对其进行配置，设计多种测试电路并经过多次配置-测试的过程才能实现有效测试FPGA。而配置一次FPGA的时间花费比施加一次测试向量要多得多，所以提高FPGA测试效率的关键是在保证测试覆盖率的前提下尽量减少配置次数。在FPGA的实际应用中，故障发生于互连资源的概率远大于发生于其他逻辑功能的概率，因此研究互连资源的测试方法对提高FPGA的成品率有重要意义。国外已对FPGA互连资源的测试问题进行了研究，提出了六次配置完成互连资源测试的方法，并施加以计数序列为模式的测试向量。该方法测试配置次数较多，连接关系设计复杂，且计数序列的测试向量在实际测试过程中不能有效定位发生故障的位置。而国内在FPGA测试方向研究尚处于起步阶段，相关成果较少。
技术实现思路
本专利技术的技术解决问题是在互连资源测试覆盖率达到100％的前提下，尽量减少测试配置次数，提供一种四次配置完成FPGA互连资源的测试方法，该方法通过用四种配置来从四个方向分别实现连线资源级连成蛇形网络，并施加走步-1测试向量，克服了以往方法的测试配置次数多，开关连接复杂，测试向量不能有效区分故障位置的缺点。本专利技术的技术解决方案是四次配置完成FPGA互连资源的测试方法，第一次配置包括下列步骤 (1)将每个开关矩阵的水平方向开关选通。(2)级连各个已选通开关，每个通路形成一个水平蛇形测试通道。(3)对连接完成的蛇形网络施加走步-1测试向量。所述步骤(1)中各开关矩阵所选通的开关是WE开关(12)。所述步骤(2)中级连方式是头尾相接，蛇行测试通道按顺序覆盖所有水平互连线段。所述步骤(3)中走步-1向量同时施加到各个测试通道上。第二次配置包括下列步骤(1)将每个开关矩阵的垂直方向开关选通。(2)级连各个已选通开关，每个通路形成一个垂直蛇形测试通道。(3)对连接完成的蛇形网络施加走步-1测试向量。所述步骤(1)中各开关矩阵所选通的开关是SN开关(14)。所述步骤(2)中级连方式是头尾相接，蛇行测试通道按顺序覆盖所有垂直互连线段。所述步骤(3)中走步-1向量同时施加到各个测试通道上第三次配置包括下列步骤(1)将每个开关矩阵的左斜方向开关选通。(2)级连各个已选通开关，每个通路形成一个左斜蛇形测试通道。(3)对连接完成的蛇形网络施加走步-1测试向量。所述步骤(1)中各开关矩阵所选通的开关是WS开关(11)和EN开关(15)。所述步骤(2)中级连方式是头尾相接，蛇行测试通道按顺序覆盖所有左斜互连线段。所述步骤(3)中走步-1向量同时施加到各个测试通道上第四次配置包括下列步骤(1)将每个开关矩阵的右斜方向开关选通。(2)级连各个已选通开关，每个通路形成一个右斜蛇形测试通道。(3)对连接完成的蛇形网络施加走步-1测试向量。所述步骤(1)中各开关矩阵所选通的开关是ES开关(16)和WN开关(13)。所述步骤(2)中级连方式是头尾相接，蛇行测试通道按顺序覆盖所有右斜互连线段。所述步骤(3)中走步-1向量同时施加到各个测试通道上本专利技术与现有技术相比的有益效果是(1)本专利技术由于按水平、垂直、左斜、右斜四个方向实现级连蛇形测试网络，减少了FPGA测试配置次数，提高了测试效率。(2)本专利技术由于对每个蛇形测试通道施加了走步-1测试向量，有效提高了测试分辨率。(3)本专利技术由于按方向有规律的级联开关管，避免了测试重复、测试遗漏等问题，且简化了连接关系，使测试覆盖率达到100％。附图说明图1为FPGA的基本结构示意图；图2为开关矩阵的基本结构示意图；图3为本专利技术中的水平方向蛇形测试结构示意图；图4为本专利技术中的垂直方向蛇形测试结构示意图；图5为本专利技术中的左斜方向蛇形测试结构示意图；图6为本专利技术中的右斜方向蛇形测试结构示意图；图7为本专利技术中的走步-1测试向量示意图。具体实施例方式FPGA基本结构如图1所示，其基本结构由可编程逻辑模块CLB1，可编程开关矩阵SM2和互连线段3组成。开关矩阵SM2和互连线段3环绕可编程逻辑，形成网状结构，实现了灵活的可编程性。开关矩阵SM2的结构如图2所示，它分为West、South、East和North共4种类型的开关，通过将开关矩阵SM2的West-East方向开关即WE开关12、South-North方向开关即SN开关14、West-North方向开关即WN开关13、West-South方向开关即WS开关11、East-North方向开关即EN开关15和East-South方向开关即ES开关16按划分相同方向级连的方法，形成蛇形测试通道进行测试。本专利技术中所施加的测试向中为走步-1测试向量，其原理如图7所示，在所有k个测试通道中，每个向量同时只能有一个1，其他都为0，该向量1通过在k个测试通道中顺序“走步”移位来完成对所有通道的测试，故称为走步-1测试向量。下面对本专利技术进一步详细说明。本专利技术分4个步骤完成对FPGA互联资源的测试。第一次配置包括以下步骤(1)将每个开关矩阵的水平方向开关管WE开关12选通。(2)如图3所示，按顺序级连各个已选通开关，每个通路的末端接回下一条通路，形成一个水平的蛇形测试通道。(3)对连接完成的蛇形通道输入端in1和in2施加入如图7所示的走步-1测试向量，在输出端out1和out2观察测试结果。水平方向根据FPGA规模可以有多条测试通道，一般可以为8～12条测试通道，每个通道分别完成测试。第二次配置包括以下步骤(1)将每个开关矩阵的垂直方向开关管SN开关14选通。(2)如图4所示，按顺序级连各个已选通开关，每个通路的末端接回下一条通路，形成一个垂直的蛇形测试通道。(3)对连接完成的蛇形通道输入端in1和in2施加入图7所示的走步-1测试向量，在输出端out1和out2观察测试结果，垂直方向根据FPGA规模可以有多条测试通道，一般可以为8～12条测试通道，每个通道分别完成测试。第三次配置包括以下步骤(1)将每个开关矩阵的左斜方向开关管WS开关11和EN开关15选通。(2)如图5所示，按顺序级连各个已选通开关，每个通路的末端接回下一条通路，形成一个左斜的蛇形测试通道。(3)对连接完成的蛇形通道输入端in1和in2施加入图7所示的走步-1测试向量，在输出端out1和out2观察测试结果，左斜方向根据FPGA规模可以有多条测试通道，一般可以为8～12条测试通道，每个通道分别完成测试。第四次配置包括以下步骤(1)将每个开关矩阵的右斜方向开关管ES开关16和WN开关13选通。(2)如图6所示，按顺序级连各个已选通开关，每个通路的末端接回下一条通路，形成一个右斜的蛇形测试通道。(3)对连接完成的蛇形通道输入端in1和in2施加入图7所示的走步-1测试向量，在输出端out1和out2观察测试结果，右斜方向根据FPGA规模可以有多条测试通道，一般可以为8～12条测试通道，每个通道分别完成测试。权利要求1.四次配置完成FPGA互连资源的测试方法，其特征在于包括四次配置，其中第一次配置步骤如下(1)将每个开关矩阵的水平方向开关选通，即WE开关(12)；(2)级连各个已选通开关，每个通路形成一个水平蛇形测试通道；(3)对连接完成的本文档来自技高网...

【技术保护点】
四次配置完成ＦＰＧＡ互连资源的测试方法，其特征在于包括四次配置，其中第一次配置步骤如下：（１）将每个开关矩阵的水平方向开关选通，即ＷＥ开关（１２）；（２）级连各个已选通开关，每个通路形成一个水平蛇形测试通道；（３）对 连接完成的蛇形网络施加测试向量；第二次配置步骤如下：（４）将每个开关矩阵的垂直方向开关选通，即ＳＮ开关（１４）；（５）级连各个已选通开关，每个通路形成一个垂直蛇形测试通道；（６）对连接完成的蛇形网络施加测试向 量；第三次配置步骤如下：（７）将每个开关矩阵的左斜方向开关选通，即ＷＳ开关（１１）和ＥＮ开关（１５）；（８）级连各个已选通开关，每个通路形成一个左斜蛇形测试通道；（９）对连接完成的蛇形网络施加测试向量；　 　第四次配置步骤如下：（１０）将每个开关矩阵的右斜方向开关选通，即ＥＳ开关（１６）和ＷＮ开关（１３）；（１１）级连各个已选通开关，每个通路形成一个右斜蛇形测试通道；（１２）对连接完成的蛇形网络施加测试向量。...

【技术特征摘要】

【专利技术属性】
技术研发人员：文治平，周涛，杜忠，陈雷，李学武，张帆，刘增容，张彦龙，储鹏，
申请(专利权)人：北京时代民芯科技有限公司，中国航天时代电子公司第七七二研究所，
类型：发明
国别省市：11[中国|北京]