无线接收解码芯片判断毛刺的电路及方法技术

本发明专利技术揭示一种无线接收解码芯片判断毛刺的电路及方法，该电路包括计算高电平宽度模块，控制逻辑模块以及设置低电平宽度容限模块；当输入信号为高电平时，计算高电平宽度模块开始计算输入信号高电平的宽度，并根据计数结果输出相应的值给控制逻辑模块；控制逻辑模块经过逻辑运算后输出相应的控制信号给设置低电平宽度容限模块来调整其计数器的进制，进而设置低电平宽度容限；当输入信号变为低电平时，设置低电平宽度容限模块开始计数直至计满后，产生一溢出信号，并根据该溢出信号判断输出信号是否为毛刺。本发明专利技术判断毛刺的电路及方法方便灵活，且可判断的毛刺范围较宽。

【技术实现步骤摘要】

本专利技术涉及一种毛刺的判断电路及方法，尤其涉及用于无线接收解码 芯片中毛刺干扰信号的判断电路及方法。
技术介绍
在现实生活当中，不同的工作环境下存在着各种不同的噪声。对于解 码芯片来说更是如此，存在各种电磁波以及各种电子噪声等的干扰。这些 干扰信号在解码芯片中的体现就是一个个高电平宽度不规则的毛剌。这些 毛刺的存在一方面会影响解码芯片的解码效率，同时也影响数据的正确的 传送及接收。现有的无线接收解码芯片虑毛刺的方法近乎都是在信号接收后用D 触发器进行延时处理，从而达到滤毛刺整形的作用。然而这种方法只能笼 统的处理很少一部分毛刺。而不能针对接收信号的高电平宽度来判断是不 是毛刺，灵活度不够，且虑毛刺范围很窄。
技术实现思路
本专利技术的主要目的就是要解决上述技术问题，用硬件电路设计了一种 新型的毛刺判断电路及方法，可以很方便的按照接收信号高电平宽度来判 断是不是毛刺，从而可以进一步作相应的处理。为实现上述专利技术目的，本专利技术采取如下技术方案 一种无线接收解码芯 片判断毛刺的电路，其特征在于该电路包括计算高电平宽度模块，控制逻 辑模块以及由计数器组成的设置低电平宽度容限模块；所述计算高电平宽度 模块用于计算输入信号高电平的宽度，并将计算的结果输出给所述的控制逻 辑模块，所述控制逻辑模块根据接收信号高电平宽度，经逻辑运算后输出控 制信号给所述设置低电平宽度容限模块，以控制该设置低电平宽度容限模块 计数器的进制而设置出低电平宽度的容限；且所述设置低电平宽度容限模块在输入信号变为低电平时开始计数至计满后产生一用来判断是否是毛刺的 溢出信号。所述计算高电平宽度模块由计数器构成，该等计数器由触发器组成。 所述计算高电平宽度模块由M进制计数器构成，M由最大的毛刺宽度 决定。所述控制逻辑模块由逻辑门组合而成，且其输入信号是所述计算高电平 宽度模块输出值的直接连接或经逻辑组合后的连接。所述设置低电平宽度容限模块由N进制计数器构成，该计数器由可清零置一的触发器组成，且1《N《M。本专利技术还包括一种无线接收解码芯片判断毛刺的方法，包括如下步骤a) .当输入信号为高电平时，计算高电平宽度模块开始计算输入信号高 电平的宽度；且当输入信号变为低电平时，该计算高电平宽度模块；根据计 数结果输出相应的值； -b) .将计算高电平宽度模块的输出值直接或经逻辑组合后输入控制逻辑 模块；c) .控制逻辑模块根据不同的需要经过逻辑运算后输出相应的控制信号 给设置低电平宽度容限模块；d) .设置低电平宽度容限模块根据控制逻辑模块产生的控制信号来调整 计数器的进制，进而设置低电平宽度容限；e) .当输入信号变为低电平时，设置低电平宽度容限模块开始计数直至 计满后，产生一溢出信号，并根据该溢出信号判断输出信号是否为毛刺。其中，所述步骤d)中，当输入信号时高电平时，所述低电平宽度容限模 块的计数器根据控制逻辑模块的输出值进行复位清零，且对计数器的进制进 行调整；当输入信号是低电平时，根据控制逻辑模块的输出值，所述低电平 宽度容限模块不再调整计数器的进制，而保持先前的状态。所述步骤d)还包括根据计数器的进制，判断出设置低电平容限模块的溢 出容限，即溢出容限=当前计数器进制数*系统时钟周期。当所述输出的溢出信号为高电平时，说明输入的高电平信号为一毛刺。 综上所述，本专利技术无线接收解码芯片判断毛剌的电路及方法是按照接 收信号的高电平的宽度，将输入信号通过计算高电平宽度模块，逻辑控制模块，以及设置低电平宽度容限模块的逻辑计数及控制，给接收信号的高 电平宽度设置一个低电平宽度的容限，若低电平宽度大于预设定的值，则 数值控制信号为一毛刺(即干扰信号)，该系统便可通知其他电路作相应的 消除该干扰信号等的处理。反之，若输出控制信号为低，则认为是一正常 的接收信号。相对于现有技术，本专利技术的 优点在于，其判断电路结构可以根据实际应用灵活设置，可以很方便的判 断出毛刺；且可靠性高，判断毛刺的范围宽。附图说明图1为本专利技术无线接收解码芯片中判断毛剌的电路原理图；图2为图1中计算高电平宽度模块的电路结构图；图3为图1中控制逻辑模块的电路结构图；图4为图1中设置低电平宽度容限模块的电路结构图；图5为本专利技术应用于无线接收解码芯片中的系统模块图；图6为本专利技术无线接收解码芯片中判断毛刺的电路结构图。具体实施方式如图1所示，本专利技术无线接收解码芯片判断毛刺的电路包括计算高电 平宽度模块，控制逻辑模块以及设置低电平宽度容限模块；按照接收信号 的高电平的宽度，将输入信号通过计算高电平宽度模块，逻辑控制模块， 以及设置低电平宽度容限模块的逻辑计数及控制，给接收信号的高电平宽 度设置一个低电平宽度的容限，若低电平宽度大于预设定的值，则数值控 制信号为一毛刺(即干扰信号)，该系统便可通知其他电路作相应的消除该 干扰信号等的处理。反之，若输出控制信号为低，则认为是一正常的接收 信号。具体来说，当输入信号signal是高电平时，经过逻辑控制后，使得时 钟CLIO系统时钟CLK，而时钟CLK2关闭。此时计算高电平宽度模块开 始计算输入信号signal高电平的宽度；当输入信号signal变为低电平时，计 算高电平宽度模块的输出值(^102(53...(^1会依据计数结果有相应的值，这些值将被输入给控制逻辑模块，在控制逻辑模块里，根据不同的需求，给 出相应的控制信号给设置低电平宽度容限模块，这些信号是用来设置计数器的进制，这样就起到了一个设定容限的作用。当输入信号signal变为低电 平时，时钟CLK1会关闭，而时钟CLK2二系统时钟CLK，此时设置低电平 宽度容限模块开始计数。直到计满后，会产生一个溢出信号control—signal, 当溢出时Control_signal=l时，说明前面接收的高电平是一个毛刺干扰信 号；当cOntrOl_Signal=0时，说明没有溢出，信号接收正常。当下一个高电 平来临时，reset—及CLR会对本方案中的计数器进行复位清O ，开始新一 轮的判断。假设输入信号signal高电平宽度=4个系统时钟周期，则计算高电平宽 度模块的输出值 Ql=0,Q2=0，Q3=l,Q4=...=Qm=0. 令 ENl=Ql,EN2=Q2,EN3=Q3,ENn=Qn,那么设置的低电平容限=4个系统时钟 周期。各个模块具体电路及说明如下(一) 、计算高电平宽度模块 '如图2示，该计算高电平宽度模块由M进制计数器构成，该每一计数 器由D触发器组成。M由最大的毛刺宽度决定。时钟CLK1是其计数的时 钟源，输出信号是QlQ2Q3…Qm。当输入信号是高电平时，这个模块开始计算高电平的宽度，计数的结 果给控制逻辑模块。(二) 、控制逻辑模块如图3示，该控制逻辑模块由与门和或门等逻辑门组合而成。输入信 号是EN, EN1, EN2， EN3, ENn, reset—, signal—,车俞出信号是set—1, set—2, set—n, clr—1, dr—2, clr_n，这些信号控制正是用来设置毛刺低电平宽度容限。每次有高电平来临时都会有clr—l=clr—2=...=clr_n=0，对设置低电平宽 度容限模块中的计数器清0，当CLR=1或ENn=l时对set—n清0，对设置 低电平宽度容限模块中的计数本文档来自技高网...

【技术保护点】
一种无线接收解码芯片判断毛刺的电路，其特征在于：该电路包括计算高电平宽度模块，控制逻辑模块以及由计数器组成的设置低电平宽度容限模块；所述计算高电平宽度模块用于计算输入信号高电平的宽度，并将计算的结果输出给所述的控制逻辑模块，所述控制逻辑模块根据接收信号高电平宽度，经逻辑运算后输出控制信号给所述设置低电平宽度容限模块，以控制该设置低电平宽度容限模块计数器的进制而设置出低电平宽度的容限；且所述设置低电平宽度容限模块在输入信号变为低电平时开始计数至计满后产生一用来判断是否是毛刺的溢出信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：张周平，江猛，江石根，
申请(专利权)人：苏州华芯微电子股份有限公司，
类型：发明
国别省市：32[中国|江苏]