半导体装置结构制造方法及图纸

本发明专利技术提供了一种半导体装置结构。具有第一导电类型的第一阱区被形成在半导体基板的上方。具有第二导电类型的第二阱区被形成在半导体基板的上方。第三阱区被形成在半导体基板的上方且位于第一阱区和第二阱区之间。第一栅极结构被设置在该第三阱区上且部分地位于第一阱区和第二阱区的上方。漏极区位于第一阱区中。源极区和本体区位于第二阱区中。漏极区、源极区和本体区具有第一导电类型。第二栅极结构被设置在第二阱区上，且通过源极区和本体区与第一栅极结构分隔开。

【技术实现步骤摘要】
半导体装置结构
本专利技术涉及一种半导体装置结构，尤其涉及一种具有修复栅极(healinggate)的晶体管。
技术介绍
横向扩散的金属氧化物半导体场效应晶体管(LaterallyDiffusedMetalOxideSemiconductorFieldEffectTransistor，LDMOSFET)因其高击穿电压及其与标准互补金属氧化物半导体(complementarymetal–oxide–semiconductor，CMOS)工艺的兼容性而被广泛用在功率管理集成电路中。特别地，LDMOSFET晶体管会遭受由较大电场引起的热载流子退化(degradation)，从而导致在漂移区内的Si/SiO2界面中生成界面陷阱(interfacetraps)，进而导致电参数(例如，饱和区漏极电流Idsat，线性区漏极电流Idlin和漏极-源极导通状态电阻Rds-on)的退化，限制了器件的使用寿命。
技术实现思路
有鉴于此，本专利技术的目的之一是提供一种半导体装置结构，以解决上述问题。第一方面，本专利技术提供了一种半导体装置结本文档来自技高网...

【技术保护点】
1.一种半导体装置结构，包括：/n半导体基板；/n第一阱区，位于该半导体基板的上方且具有第一导电类型；/n第二阱区，位于该半导体基板的上方且具有不同于该第一导电类型的第二导电类型；/n晶体管的第一栅极结构，位于该第一阱区的一部分和该第二阱区的一部分的上方；/n该晶体管的漏极区，位于该第一阱区中且具有该第一导电类型；/n该晶体管的源极区，位于该第二阱区中且具有该第一导电类型；/n以及，/n该晶体管的第二栅极结构，位于该第二阱区的上方；/n其中，该第二栅极结构与该第一栅极结构被该源极区分隔开。/n

【技术特征摘要】
20190523 US 62/851,686;20200421 US 16/853,8891.一种半导体装置结构，包括：
半导体基板；
第一阱区，位于该半导体基板的上方且具有第一导电类型；
第二阱区，位于该半导体基板的上方且具有不同于该第一导电类型的第二导电类型；
晶体管的第一栅极结构，位于该第一阱区的一部分和该第二阱区的一部分的上方；
该晶体管的漏极区，位于该第一阱区中且具有该第一导电类型；
该晶体管的源极区，位于该第二阱区中且具有该第一导电类型；
以及，
该晶体管的第二栅极结构，位于该第二阱区的上方；
其中，该第二栅极结构与该第一栅极结构被该源极区分隔开。


2.根据权利要求1所述的半导体装置结构，其特征在于，该第一栅极结构的栅极长度大于该第二栅极结构的栅极长度。


3.根据权利要求1所述的半导体装置结构，其特征在于，该半导体装置结构还包括：
该晶体管的本体区，位于该第二阱区中。


4.根据权利要求3所述的半导体装置结构，其特征在于，该本体区具有该第一导电类型。


5.根据权利要求3所述的半导体装置结构，其特征在于，该半导体装置结构还包括：
第一浅沟槽隔离STI区，位于该第二阱区中，其中，该第二栅极结构与该本体区被该第一STI区分隔开；以及，
第二STI区，位于该第二阱区中且位于该源极区与该本体区之间。


6.根据权利要求1所述的半导体装置结构，其特征在于，该半导体装置结构还包括：
第三STI区，位于该第一阱区中，其中，该第一栅极结构与该漏极区被该第三STI区分隔开。


7.根据权利要求1或6所述的半导体装置结构，其特征在于，该半导体装置结构还包括：
抗蚀剂保护氧化物RPO，被形成在该第一栅极结构的一部分和该漏极区的一部分的上方。


8.根据权利要求1所述的半导体装置结构，其特征在于，该第一导电类型是N型，该第二导电类型是P型，以及，该晶体管是...

【专利技术属性】
技术研发人员：廖竟淇，柯庆忠，曾峥，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71