沟槽阵列晶体管结构及其制备方法技术

本公开提出一种沟槽阵列晶体管结构及其制备方法，涉及集成电路制造技术领域。沟槽阵列晶体管结构包括衬底基板、沟槽及栅极氧化层。衬底基板具有有源区，其中，所述有源区内设置源极和漏极。沟槽位于所述衬底基板内穿过所述有源区，包括底部、侧壁、第一延伸部及第二延伸部，其中，第一延伸部位于所述侧壁上部的靠近所述源极的一侧，第二延伸部位于所述侧壁上部靠近所述漏极的一侧。栅极氧化层覆盖所述沟槽的所述底部、所述侧壁、所述第一延伸部及所述第二延伸部。本公开提供的技术方案能够有效改善沟槽阵列晶体管容易产生漏电流问题。

【技术实现步骤摘要】
沟槽阵列晶体管结构及其制备方法
本公开涉及集成电路制造
，尤其涉及一种沟槽阵列晶体管结构及其制备方法。
技术介绍
目前，晶体管被广泛应用于存储器、寄存器及集成电路中，随着各器件制造技术的发展，尺寸变得越来越小，引起晶体管短信道效应的发生。沟槽通道阵列晶体管(RCAT，recesschannelarraytransistor)具有较小的信道长度，可减少短信道效应，近年来其被广泛使用。但是，当沟槽通道阵列晶体管的尺寸被持续缩小时，沟槽两侧的源极与漏极的距离不断减小，容易发生栅漏交叠区的栅诱导漏极泄漏电流(GIDL，gate-induceddrainleakage)，在这些泄漏电流中，集成电路中器件处于关态或者处于等待状态时，GIDL电流在泄漏电流中占主导地位，对沟槽通道阵列晶体管的可靠性影响较大。所以，沟槽通道阵列晶体管的尺寸较小容易产生漏电流是集成电路制造
急需解决的问题。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。...

【技术保护点】
1.一种沟槽阵列晶体管结构，其特征在于，包括：/n衬底基板具有有源区，其中，所述有源区内设置源极和漏极；/n沟槽，位于所述衬底基板内穿过所述有源区，包括底部、侧壁、第一延伸部及第二延伸部，其中，第一延伸部位于所述侧壁上部的靠近所述源极的一侧，第二延伸部位于所述侧壁上部靠近所述漏极的一侧；/n栅极氧化层，覆盖所述沟槽的所述底部、所述侧壁、所述第一延伸部及所述第二延伸部。/n

【技术特征摘要】
1.一种沟槽阵列晶体管结构，其特征在于，包括：
衬底基板具有有源区，其中，所述有源区内设置源极和漏极；
沟槽，位于所述衬底基板内穿过所述有源区，包括底部、侧壁、第一延伸部及第二延伸部，其中，第一延伸部位于所述侧壁上部的靠近所述源极的一侧，第二延伸部位于所述侧壁上部靠近所述漏极的一侧；
栅极氧化层，覆盖所述沟槽的所述底部、所述侧壁、所述第一延伸部及所述第二延伸部。


2.根据权利要求1所述的沟槽阵列晶体管结构，其特征在于，还包括：
导电层，位于所述沟槽内，所述导电层的顶面与所述延伸部内的所述栅极氧化层的底端齐平；
填充绝缘层，位于所述沟槽内的所述导电层的上方。


3.根据权利要求1所述的沟槽阵列晶体管结构，其特征在于，所述第一延伸部从所述沟槽的侧壁向所述源极方向延伸的长度为2纳米至10纳米；所述第二延伸部从所述沟槽的侧壁向所述漏极方向延伸的长度为2纳米至10纳米。


4.根据权利要求1所述的沟槽阵列晶体管结构，其特征在于，所述第一延伸部、所述第二延伸部的深度为20纳米至50纳米。


5.根据权利要求1所述的沟槽阵列晶体管结构，其特征在于，所述栅极氧化层的厚度为1纳米至4纳米。


6.根据权利要求1所述的沟槽阵列晶体管结构，其特征在于，所述沟槽的形状为U形、矩形、倒梯形。


7.根据权利要求1所述的沟槽阵列晶体管结构，其特征在于，所述第一延伸部与所述第二延伸非对称地设置于所述沟槽的两侧。


8.一种沟槽阵列晶体管结构的制备方法，其特征在于，包括：
通过刻蚀在具有源区的衬底基板内形成沟槽；
通过第一次氧化在所述沟槽的底部及侧壁形成第一牺牲氧化层；
通过沉积在所述沟槽内填充绝缘层；
通过刻蚀部分去除所述绝缘层暴露位于所述沟槽的侧壁上...

【专利技术属性】
技术研发人员：杨正杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34