一种超结VDMOS制造技术

本发明专利技术属于功率半导体技术领域，涉及一种超结VDMOS。本发明专利技术提供的一种改善EMI的超结VDMOS，在漂移区引入长度不等的第二导电类型半导体耐压柱，缓解了超结器件栅漏之间耗尽层的纵向展宽，在Vds较小时抬高Cgd电容值，使Cgd～Vds曲线更平坦。实现了对电压、电流过冲的有效缓解。因此，本发明专利技术能够在保证超结VDMOS原有基本电学性能的基础上，缓解了器件的电磁干扰问题。

【技术实现步骤摘要】
一种超结VDMOS
本专利技术属于功率半导体
，涉及一种超结VDMOS。
技术介绍
功率超结VDMOS结构利用相互交替的P柱与N柱代替传统的功率器件的N漂移区，从而有效降低了导通电阻，得到较低的导通功耗。由于其独特的高输入阻抗、低驱动功率、高开关速度、优越的频率特性、以及很好的热稳定性等特点，广泛地应用于开关电源、汽车电子、马达驱动等各种领域。传统的超结VDMOS结构如图1所示。功率VDMOS器件的典型应用环境是开关电源，为满足开关电源小型化需求，其本身的开关频率和功率密度不断提高，模块化和功能集成可以提高电子元器件的功率密度，但也会产生越来越复杂的内部电磁境。功率器件在快速开关转换状态下，其电压和电流在短时间内急剧变化，产生高的dv/dt和di/dt，成为一个很强的电磁干扰源。功率VDMOS自身产生的电磁干扰具有较强的幅度且占有很宽的频带，这些干扰会通过传导和辐射的耦合方式对周围的元器件或设备产生严重的电磁污染。因此，VDMOS器件本身产生的EMI电磁干扰问题已不容忽视。
技术实现思路
本专利技术针对上述问题本文档来自技高网...

【技术保护点】
1.一种超结VDMOS，包括金属化漏极(1)、位于金属化漏极(1)之上的重掺杂第一导电类型半导体衬底(2)、位于重掺杂第一导电类型半导体衬底(2)之上的轻掺杂第一导电类型半导体区(3)；所述轻掺杂第一导电类型半导体区(3)顶部两侧具有第二导电类型半导体体区(5)；所述第二导电类型半导体体区(5)之间为第一导电类型轻掺杂JFET区(8)；所述第二导电类型半导体体区(5)中具有并列设置的第二导电类型半导体重掺杂接触区(6)和第一导电类型半导体源区(7)，所述第一导电类型半导体源区(7)与第一导电类型轻掺杂JFET区(8)之间的第二导电类型半导体体区(5)为沟道区；重掺杂多晶硅电极(10)覆盖在沟道...

【技术特征摘要】
1.一种超结VDMOS，包括金属化漏极(1)、位于金属化漏极(1)之上的重掺杂第一导电类型半导体衬底(2)、位于重掺杂第一导电类型半导体衬底(2)之上的轻掺杂第一导电类型半导体区(3)；所述轻掺杂第一导电类型半导体区(3)顶部两侧具有第二导电类型半导体体区(5)；所述第二导电类型半导体体区(5)之间为第一导电类型轻掺杂JFET区(8)；所述第二导电类型半导体体区(5)中具有并列设置的第二导电类型半导体重掺杂接触区(6)和第一导电类型半导体源区(7)，所述第一导电类型半导体源区(7)与第一导电类型轻掺杂JFET区(8)之间的第二导电类型半导体体区(5)为沟道区；重掺杂多晶硅电极(10)覆盖在沟道区、第一导电类型JFET区(8)和部分第一导电类型半导体源区(7)上表面；重掺杂多晶硅电极(10)与第一导电类型半导体源区(7)、沟道区和JFET区(8)之间由栅氧层(9)隔离；所述第二导电类型半导体重掺杂接触区(6)的上表面和第一导电类型半导体源区(7)的部分上表面与金...

【专利技术属性】
技术研发人员：任敏，郭乔，蓝瑶瑶，李吕强，高巍，李泽宏，张金平，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51