一种用于存储器阵列的编程方法及装置制造方法及图纸

本申请实施例提供了一种用于存储器阵列的编程方法及装置，本申请提供的方法和装置主要使用在SONOS型存储器上，主要通过对选中的存储器阵列的行上需要编程的存储单元连接的位线根据待写入的数据施加不同的电压以进行MLC并行写入，并通过对未选中的存储器阵列的行的字线电压的正确控制以防止编程时的干扰。本申请实施例通过将MLC技术应用到SONOS型存储器上，实现了同一行中存储多个级别的电荷的多个存储单元同时编程。

【技术实现步骤摘要】
一种用于存储器阵列的编程方法及装置
本申请各实施例属于非易失性存储器件领域，具体涉及一种用于存储器阵列的编程方法及装置。
技术介绍
在非易失性(NOR)存储器中，SONOS(具有Silicon-Oxide-Nitride-Oxide-Silicon五层结构)技术得到了广泛的应用。它通过在氮化物层吸收电子实现非易失的存储。SONOS型非易失性(NOR)存储器和基于浮动栅极的非易失性(NOR)存储器不同，它的编程(又称为写，Program，注入电子)和擦除(Erase，释放电子)都利用富雷-诺特海姆(Fowler-Nordheim)穿隧的量子力学效应实现。SONOS型非易失性(NOR)存储器有1T和2T的两种存储单元结构，前者每个存储单元由一个SONOS管组成，后者每个存储单元由一个SONOS管和一个普通NMOS管组成，2T结构增加了一个NMOS管提升了存储器性能，具有读漏电少、读速度更快的优势。美国专利US78599041B1公开了SONOS管的结构和1TSONOS型非易失性(NOR)存储器的编程方法，其通过控制栅极电压和衬底电压来实现，美国专利US8045373B公开了2TSONOS存储器的编程方法，其也是通过控制栅极电压和衬底电压来实现。目前市面上大部分的SONOS型非易失性(NOR)存储器，每一个SONOS管只能储存一个比特的信息，如果每个SONOS管可以储存多个比特，芯片的容量将得到成倍提升，另有一种存储器与SONOS型非易失性(NOR)存储器类似，同样基于电荷撷取的mirror-bit存储器技术，利用氮化物的电绝缘特性，在ONO层两端储存不同的电荷实现2-bit，这种技术压缩了每一个比特的存储面积，当工艺向更高级的节点，更小的器件发展，这样的技术很难跟得上。在先进工艺节点上实现多级存储更好的办法是控制氮化物层的电子注入量，也就是MLC技术，这样可以在同样的芯片面积上储存更多的信息。如果能控制4个不同的级别，就可以存储2比特信息，8个级别对应3比特信息。不同的电子注入量对应于不同的SONOS管阈值电压和等效电阻。这种技术在NAND存储器中已经得到实践，但NAND存储器和非易失性(NOR)存储器结构不同，美国专利US7876614B2描述了MLCNAND存储器的编程方法，主要是在编程时使用不同的字线电压，但NAND存储器和非易失性(NOR)存储器结构不同，把这个方法应用到非易失性(NOR)存储器中，最大的问题是同一行中存储多个级别的电荷的多个存储单元无法同时编程，这对非易失性(NOR)存储器很重要，NAND存储器没有这样的要求。
技术实现思路
本申请实施例目的在于克服上述问题或者至少部分地解决或缓减上述问题，本申请提供的技术方案可以对同一行中存储多个级别的电荷的多个存储单元进行并行编程。第一方面，本申请实施例提供了一种用于存储器阵列的编程方法，所述存储器阵列包括按行和列布置的存储单元，所述方法用于对同一行中存储多个级别的电荷的多个存储单元进行并行编程，所述方法包括，对选中的存储器阵列的行的第一字线施加第一参考电压，对未选中的存储器阵列的行的第一字线施加第二参考电压，所述第一参考电压高于所述第二参考电压；对选中的存储器阵列的行上需要编程的存储单元连接的位线根据待写入的数据施加不同的第一电压，对选中的存储器阵列的行上不需要编程的存储单元连接的位线施加第二电压，其中，所述第二电压高于所述第一电压。与现有技术相比，本申请第一方面提供的实施例通过对选中的存储器阵列的行上需要编程的存储单元连接的位线根据待写入的数据施加不同的电压以进行MLC并行写入，并通过对未选中的存储器阵列的行的字线电压的正确控制以防止编程时的干扰。本申请实施例通过将MLC技术应用到SONOS型存储器上，实现了同一行中存储多个级别的电荷的多个存储单元同时编程，第二方面，本申请实施例提供了一种用于存储器阵列的编程装置，所述装置用于对同一行中存储多个级别的电荷的多个存储单元进行并行编程，所述装置包括，存储器阵列、多个数模转换器、行列选择电路和多个列选择开关，其中，所述存储器单元阵列包括按照行和列配置的存储单元；所述存储单元阵列中的每条位线通过多个列选择开关与多个所述数模转换器一一对应连接；所述数模转换器用于输入待写入的数据，对所述列选择开关选中的位线施加不同的第一电压，所述第一电压通过所述数模转换器根据待写入的数据产生；所述行列选择电路用于根据地址信号选中需要编程的存储器阵列的行，对选中的存储器阵列的行的第一字线施加第一参考电压，对未选中的存储器阵列的行的第一字线施加第二参考电压，所述第二参考电压低于所述第一参考电压；所述行列选择电路还用于对选中的存储器阵列的行上不需要编程的存储器单元连接的位线施加第二电压，其中，所述第二电压高于所述第一电压。与现有技术相比，本申请第二方面提供实施例的有益效果与上述任一项技术方案的有益效果相同，在此不再赘述。第三方面，本申请实施例提供了一种用于存储器阵列的编程装置，所述装置用于对同一行中存储多个级别的电荷的多个存储单元进行并行编程，所述装置包括，存储器阵列、多个编程选择开关、多个列选择开关和行列选择电路，其中，所述存储器单元阵列包括按照行和列配置的存储单元；多个所述编程选择开关与所述多个列选择开关一一对应连接，多个所述编程选择开关分别连接一组多个可选择的编程电压，所述第一电压根据待写入的数据选择连通对应的编程电压得到，连通的编程电压与被列选择开关选中的需要编程的存储单元的漏极连接的位线连接，用于对需要编程的存储单元的漏极连接的位线施加不同的第一电压；所述行列选择电路用于根据地址信号选中需要编程的存储器阵列的行，对选中的存储器阵列的行的第一字线施加第一参考电压，对未选中的存储器阵列的行的第一字线施加第二参考电压，所述第二参考电压低于所述第一参考电压；所述行列选择电路还用于对选中的存储器阵列的行上不需要编程的存储器单元连接的位线施加第二电压，其中，所述第二电压高于所述第一电压。与现有技术相比，本申请第三方面提供实施例的有益效果与上述任一项技术方案的有益效果相同，在此不再赘述。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。后文将参照附图以示例性而非限制性的方式详细描述本申请的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分，本领域技术人员应该理解的是，这些附图未必是按比例绘制的，在附图中：图1为本申请一具体实施例中的SONOS管的结构图；图2为本申请一具体实施例中一种存储器阵列的示意图；图3为本申请一具体实施例中另一种存储器阵列的示意图；图4为本申请一具体实施例提供的一种用于存储器阵列的编程方法的流程图；图5为本申请一具体实施例提供的另一种用于存储器阵列的编程方法的流程图；图6为本申请一具体实施例提供的在一种存储器阵列上施加的本文档来自技高网...

【技术保护点】
1.一种用于存储器阵列的编程方法，其特征在于，所述存储器阵列包括按行和列布置的存储单元，所述方法用于对同一行中存储多个级别的电荷的多个存储单元进行并行编程，所述方法包括，/n对选中的存储器阵列的行的第一字线施加第一参考电压，对未选中的存储器阵列的行的第一字线施加第二参考电压，所述第一参考电压高于所述第二参考电压；/n对选中的存储器阵列的行上需要编程的存储单元连接的位线根据待写入的数据施加不同的第一电压，对选中的存储器阵列的行上不需要编程的存储单元连接的位线施加第二电压，其中，所述第二电压高于所述第一电压。/n

【技术特征摘要】
1.一种用于存储器阵列的编程方法，其特征在于，所述存储器阵列包括按行和列布置的存储单元，所述方法用于对同一行中存储多个级别的电荷的多个存储单元进行并行编程，所述方法包括，
对选中的存储器阵列的行的第一字线施加第一参考电压，对未选中的存储器阵列的行的第一字线施加第二参考电压，所述第一参考电压高于所述第二参考电压；
对选中的存储器阵列的行上需要编程的存储单元连接的位线根据待写入的数据施加不同的第一电压，对选中的存储器阵列的行上不需要编程的存储单元连接的位线施加第二电压，其中，所述第二电压高于所述第一电压。


2.如权利要求1所述的一种用于存储器阵列的编程方法，其特征在于，所述第一参考电压处于4.0～5.0V之间，所述第一电压处于-4.0V～1.5V之间，所述第二电压处于0.5～1.5V之间，所述第二参考电压处于-3.0～-2.0V之间。


3.如权利要求1所述的一种用于存储器阵列的编程方法，其特征在于，所述方法还包括，
将需要编程的存储单元源极连接的源极线悬空，或
将需要编程的存储单元源极连接的源极线与需要编程的存储单元漏极连接的位线短接。


4.如权利要求1所述的一种用于存储器阵列的编程方法，其特征在于，每个所述存储单元包括一个存储管和一个传输管，所述存储管为SONOS管，所述传输管为NMOS管，所述选中的存储器阵列的同一行上还设置有第二字线，所述同一行存储单元的SONOS管的栅极与第一字线连接，所述同一行存储单元的NMOS管的栅极与第二字线连接；或，
每个所述存储单元只包括一个存储管，所述存储管为SONOS管，所述同一行存储单元的SONOS管的栅极与第一字线连接。


5.如权利要求4所述的一种用于存储器阵列的编程方法，其特征在于，所述方法还包括，
对选中的存储器阵列存储单元的行的第二字线上施加第三参考电压以关闭NMOS管，并将源极线悬空或对源极线上施加第四参考电压，所述源极线与所述存储单元中的NMOS管的源极连接。


6.如权利要求5所述的一种用于存储器阵列的编程方法，其特征在于，所述第三参考电压处于-3.6～-2.5V之间，所述第四参考电压处于-3.0～-2.0V之间。


7.如权利要求5所述的一种用于存储器阵列的编程方法，其特征在于，与每个所述存储单元中NMOS管的源极连接的源极线为多个列的公用源极线。


8.一种用于存储器阵列的编程装置，其特征在于，所述装置用于对同一行中存储多个级别的电荷的多个存储单元进行并行编程，所述装置包括，存储器阵列、多个数模转换器、行列选择电路和多个列选择开关，其中，所述存储器单元阵列包括按照行和列配置的存储单元；
所述存储单元阵列中的每条位线通过多个列选择开关与多...

【专利技术属性】
技术研发人员：丛维，徐隽，
申请(专利权)人：南京优存科技有限公司，
类型：发明
国别省市：江苏;32