半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中所述半导体结构，包括：半导体衬底，所述半导体衬底中具有源区和漏区，所述源区和漏区中具有凹槽；金属硅化物层，位于所述凹槽的四周侧壁表面；绝缘层，位于凹槽的底部表面，且所述绝缘层的边缘与凹槽四周侧壁上的所述金属硅化物层底部表面接触；导电层，填充在所述凹槽中并位于所述金属硅化物层及所述绝缘层上。本发明专利技术的半导体结构防止电流泄露到源漏区底部的半导体衬底中。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
目前，在半导体制造过程中，在介质层形成接触结构用于半导体器件之间的电连接是一种广泛使用的工艺，接触结构可直接与晶体管的栅极、源/漏极电连接，还可以用于层与层之间的电连接。为了降低接触结构与晶体管的栅极、源/漏极电连接的接触电阻，通常会通过金属沉积及快速退火工艺在待形成接触结构的栅极、源/漏极表面上形成一层金属硅化物(silicide)。现有形成接触结构的过程包括：提供半导体衬底，所述半导体衬底中形成有栅极结构，栅极结构两侧的半导体衬底中形成有源/漏区；在栅极结构、源/漏区和半导体衬底表面沉积钴金属层；进行快速热退火，以使钴金属层与栅极结构、源/漏区中的硅反应生成金属硅化物；去除未反应的金属；在金属硅化物以及栅极结构表面形成层间介质层；刻蚀所述层间介质层，在介质层中形成暴露出金属硅化物表面的接触孔；在接触孔中填充金属形成金属插塞。但是现有的金属插塞与金属硅化物层这样的连接结构与半导体衬底之间还是存在漏电流。
技术实现思路
本专利技术所要解决的技术问题是怎样减小金属插塞与金属硅化物层这样的连接结构与半导体衬底之间漏电流。本专利技术提供了一种半导体结构，包括：半导体衬底，所述半导体衬底中具有源区和漏区，所述源区和漏区中具有凹槽；金属硅化物层，位于所述凹槽的四周侧壁表面；绝缘层，位于所述凹槽的底部表面，且所述绝缘层的边缘与所述凹槽四周侧壁上的所述金属硅化物层底部表面接触；导电层，填充在所述凹槽中并位于所述金属硅化物层及所述绝缘层上。可选的，所述接触结构还包括缓冲层，所述缓冲层覆盖所述绝缘层以及对应覆盖所述凹槽侧壁上的所述金属硅化物层。可选的，所述缓冲层包括氮化钛层和位于所述氮化钛层上的钛层，或者包括氮化钽层和位于所述氮化钽层上钽层，或者包括镓层与位于所述镓层上氮化镓层。可选的，所述金属硅化物层的材料包括硅化钴、硅化镍、硅化铂、硅化钽、硅化钼及硅化钛中的一种或多种。可选的，所述绝缘层的材料包括氧化钴、氧化镍、氧化铂、氧化钽、氧化钼及氧化钛中的一种或多种。可选的，所述金属硅化物层的厚度为10-50nm，绝缘层的厚度为1-2nm。可选的，所述半导体衬底上形成有栅极结构，所述源区和漏区分别位于栅极结构两侧的半导体衬底中。可选的，所述半导体衬底上还具有介质层，所述介质层中具有金属插塞，所述金属插塞与所述接触结构连接。本专利技术还提供了一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底中具有源区和漏区；在所述源区和漏区中形成凹槽；在所述凹槽的四周侧壁表面上形成金属硅化物层；和在所述凹槽的底部表面形成绝缘层；在所述绝缘层上形成导电层，所述导电层填充满所述凹槽。可选的，在形成所述导电层之前，在所述绝缘层上形成缓冲层。可选的，在所述源区和漏区中形成金属硅化物层之前，在所述半导体衬底上形成介质层，所述介质层中具有暴露出源区和漏区表面的通孔；在通孔底部的源区和漏区中形成凹槽；在凹槽的侧壁形成金属硅化物层。可选的，在形成导电层后，形成覆盖所述金属硅化物层、导电层和半导体衬底的介质层；在所述介质层中形成金属插塞，所述金属插塞与导电层连接。可选的，所述绝缘层的材料包括氧化钴、氧化镍、氧化铂、氧化钽、氧化钼及氧化钛中的一种或多种。可选的，所述金属硅化物层的厚度为10-50nm，绝缘层的厚度为1-2nm。可选的，所述半导体衬底上形成有栅极结构，所述源区和漏区分别形成在栅极结构两侧的半导体衬底中。与现有技术相比，本专利技术技术方案具有以下优点：本专利技术的半导体结构，通过在凹槽的侧壁形成金属硅化物层以降低接触电阻，并且所述凹槽的底部上形成有绝缘层，从而当电流从导电层向下传递时，可利用所述绝缘层形成一道屏障，因而电流在垂直方向上会被所述绝缘层阻挡，只能流向所述凹槽的侧壁方向，不会垂直的泄露进绝缘层底部的半导体衬底中，从而降低了电流对源区和漏区的冲击力，降低了器件产生缺陷了几率。尤其是，针对平面型场效应晶体管而言，其源区和漏区横向排布，因此当电流从导电层横向流通至源区和漏区中时，则更易于实现源区和漏区之间的电流导通，并能够减小源区至半导体衬底或漏区至半导体衬底之间的漏电流，从而可有效提高场效应晶体管的导通性能。附图说明图1为本专利技术实施例半导体结构的结构示意图；图2-8本专利技术一实施例半导体结构的形成过程的结构示意图。具体实施方式如
技术介绍
所言，但是现有的金属插塞(接触结构)与金属硅化物层这样的连接结构与半导体衬底之间还是存在漏电流。研究发现，现有的晶体管在工作时，绝大部分电流会通过沟道从漏极到源极，但是也有很小的电流从漏极到衬底，带来漏电流。为此，本专利技术提供了一种半导体结构及其形成方法，所述半导体结构，通过在凹槽的侧壁形成金属硅化物层以降低接触电阻，并且所述凹槽的底部上形成有绝缘层，从而当电流从导电层向下传递时，可利用所述绝缘层形成一道屏障，因而电流在垂直方向上会被所述绝缘层阻挡，只能流向所述凹槽的侧壁方向，不会垂直的泄露进绝缘层底部的半导体衬底中，从而降低了电流对源区和漏区的冲击力，降低了器件产生缺陷了几率。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在详述本专利技术实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图1为本专利技术实施例半导体结构的结构示意图。参考图1，本实施例的半导体结构，包括：半导体衬底200，所述半导体衬底200中具有源区和漏区201，所述源区和漏区201中具有凹槽209；金属硅化物层203，位于所述凹槽209的四周侧壁表面；绝缘层204，位于凹槽209的底部表面，且所述绝缘层204的边缘与凹槽209四周侧壁上的所述金属硅化物层203底部表面接触；导电层208，填充在所述凹槽209中并位于所述金属硅化物层203及所述绝缘层204上。具体的，所述半导体衬底200的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施例中所述半导体衬底200为硅半导体衬底。在所述半导体衬底200中具有有源区(图中未示出)，以及隔离各有源区的沟槽隔离结构(图中未示出)。所述半导体衬底200的有源区上可以形成半导体器件(图中未示出)，所述半导体器件包括晶体管。在一实施例中，所述晶体管包括位于半导体衬底200表面栅极结构，位于栅极结构两侧的半导体衬底内中源区或漏区201。所述栅极结构可以包括位于半导体衬底200表面的栅介质本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n半导体衬底，所述半导体衬底中具有源区和漏区，所述源区和漏区中具有凹槽；/n金属硅化物层，位于所述凹槽的四周侧壁表面；/n绝缘层，位于所述凹槽的底部表面，且所述绝缘层的边缘与所述凹槽四周侧壁上的所述金属硅化物层底部表面接触；/n导电层，填充在所述凹槽中并位于所述金属硅化物层及所述绝缘层上。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底中具有源区和漏区，所述源区和漏区中具有凹槽；
金属硅化物层，位于所述凹槽的四周侧壁表面；
绝缘层，位于所述凹槽的底部表面，且所述绝缘层的边缘与所述凹槽四周侧壁上的所述金属硅化物层底部表面接触；
导电层，填充在所述凹槽中并位于所述金属硅化物层及所述绝缘层上。


2.如权利要求1所述的半导体结构，其特征在于，所述接触结构还包括缓冲层，所述缓冲层覆盖所述绝缘层以及对应覆盖所述凹槽侧壁上的所述金属硅化物层。


3.如权利要求2所述的半导体结构，其特征在于，所述缓冲层包括氮化钛层和位于所述氮化钛层上的钛层，或者包括氮化钽层和位于所述氮化钽层上钽层，或者包括镓层与位于所述镓层上氮化镓层。


4.如权利要求1所述的半导体结构，其特征在于，所述金属硅化物层的材料包括硅化钴、硅化镍、硅化铂、硅化钽、硅化钼及硅化钛中的一种或多种。


5.如权利要求1所述的半导体结构，其特征在于，所述绝缘层的材料包括氧化钴、氧化镍、氧化铂、氧化钽、氧化钼及氧化钛中的一种或多种。


6.如权利要求1所述的半导体结构，其特征在于，所述金属硅化物层的厚度为10-50nm，绝缘层的厚度为1-2nm。


7.如权利要求1所述的半导体结构，其特征在于，所述半导体衬底上形成有栅极结构，所述源区和漏区分别位于栅极结构两侧的半导体衬底中。


8.如权利要求1所述的半导体结构，其特征在于，所述半导体衬底上还具有介质层，所述介质层中具有金属...

【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34