半导体器件制造技术

一种半导体器件包括：第一和第二鳍型图案；与第一和第二鳍型图案交叉的第一和第二栅极图案；第三和第四栅极图案，在第一和第二栅极图案之间且与第一鳍型图案交叉；第五栅极图案，与第二鳍型图案交叉；第六栅极图案，与第二鳍型图案交叉；第一至第三半导体图案，分别设置在第一栅极图案和第三栅极图案之间、第三栅极图案和第四栅极图案之间以及第四栅极图案和第二栅极图案之间；以及第四至第六半导体图案，分别设置在第一栅极图案和第五栅极图案之间、第五栅极图案和第六栅极图案之间以及第六栅极图案和第二栅极图案之间。第一半导体图案至第四半导体图案和第六半导体图案电连接到布线结构，第五半导体图案不连接到布线结构。

【技术实现步骤摘要】
半导体器件
本专利技术构思涉及半导体器件，更具体地，涉及具有环栅结构的半导体器件。
技术介绍
为了缩小半导体器件，已经提出了一种环栅结构，在其中纳米线形式的硅主体形成在衬底上并且栅极形成为围绕硅主体。利用环栅结构的三维沟道，可以缩小半导体器件。另外，即使在没有增加栅极长度的情况下，也可以提高电流控制能力。此外，可以有效地抑制其中沟道区的电位受漏极电压影响的短沟道效应(SCE)。
技术实现思路
然而，本专利技术构思的方面不限于这里阐述的一个方面。对于本专利技术构思所属领域的普通技术人员而言，通过参考下面给出的本专利技术构思的详细描述，本专利技术构思的以上和其它方面将变得更加明显。根据本专利技术构思的一示例性实施方式，一种半导体器件包括：在第一方向上纵向延伸的第一鳍型图案；在第一方向上纵向延伸并且在与第一方向不同的第二方向上与第一鳍型图案间隔开的第二鳍型图案；与第一鳍型图案和第二鳍型图案交叉的第一栅极图案和第二栅极图案；在第一栅极图案和第二栅极图案之间并且与第一鳍型图案交叉的第三栅极图案和第四栅极图案；与第二鳍型本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n第一鳍型图案，其在第一方向上纵向延伸；/n第二鳍型图案，其在所述第一方向上纵向延伸并且在与所述第一方向不同的第二方向上与所述第一鳍型图案间隔开；/n第一栅极图案和第二栅极图案，其与所述第一鳍型图案和所述第二鳍型图案交叉；/n第三栅极图案和第四栅极图案，其在所述第一栅极图案和所述第二栅极图案之间且与所述第一鳍型图案交叉；/n第五栅极图案，其与所述第二鳍型图案交叉并且在所述第二方向上与所述第三栅极图案间隔开；/n第六栅极图案，其与所述第二鳍型图案交叉并且在所述第二方向上与所述第四栅极图案间隔开；/n第一至第三半导体图案，其顺序地设置在所述第一鳍型图案上并且分别设置在所...

【技术特征摘要】
20190517 KR 10-2019-00577581.一种半导体器件，包括：
第一鳍型图案，其在第一方向上纵向延伸；
第二鳍型图案，其在所述第一方向上纵向延伸并且在与所述第一方向不同的第二方向上与所述第一鳍型图案间隔开；
第一栅极图案和第二栅极图案，其与所述第一鳍型图案和所述第二鳍型图案交叉；
第三栅极图案和第四栅极图案，其在所述第一栅极图案和所述第二栅极图案之间且与所述第一鳍型图案交叉；
第五栅极图案，其与所述第二鳍型图案交叉并且在所述第二方向上与所述第三栅极图案间隔开；
第六栅极图案，其与所述第二鳍型图案交叉并且在所述第二方向上与所述第四栅极图案间隔开；
第一至第三半导体图案，其顺序地设置在所述第一鳍型图案上并且分别设置在所述第一栅极图案和所述第三栅极图案之间、所述第三栅极图案和所述第四栅极图案之间以及所述第四栅极图案和所述第二栅极图案之间；以及
第四至第六半导体图案，其顺序地设置在所述第二鳍型图案上并且分别设置在所述第一栅极图案和所述第五栅极图案之间、所述第五栅极图案和所述第六栅极图案之间以及所述第六栅极图案和所述第二栅极图案之间，
其中，所述第一半导体图案至所述第四半导体图案以及所述第六半导体图案电连接到布线结构，以及
所述第五半导体图案没有连接到所述布线结构。


2.根据权利要求1所述的半导体器件，
其中，所述第一半导体图案和所述第四半导体图案在所述第二方向上彼此间隔开并且彼此电连接，以及所述第三半导体图案和所述第六半导体图案在所述第二方向上彼此间隔开并且彼此电连接。


3.根据权利要求2所述的半导体器件，
其中，所述第四半导体图案电连接到所述第五栅极图案，所述第六半导体图案电连接到所述第六栅极图案。


4.根据权利要求1所述的半导体器件，
其中，所述第一至第六栅极图案中的每个环绕设置在所述第一鳍型图案和所述第二鳍型图案上的至少一个或更多个纳米片。


5.根据权利要求1所述的半导体器件，
其中所述第一鳍型图案和所述第二鳍型图案形成在静态随机存取存储器区域中。


6.根据权利要求1所述的半导体器件，还包括：
设置在所述第一鳍型图案上的一个或更多个第一纳米片以及设置在所述第二鳍型图案上的一个或更多个第二纳米片，
其中所述第一纳米片用作N型金属氧化物半导体的沟道区，所述第二纳米片用作P型金属氧化物半导体的沟道区。


7.根据权利要求6所述的半导体器件，
其中所述第一纳米片在所述第二方向上的宽度与所述第二纳米片在所述第二方向上的宽度基本相同。


8.根据权利要求6所述的半导体器件，
其中所述第一纳米片在所述第二方向上的宽度大于所述第二纳米片在所述第二方向上的宽度。


9.一种半导体器件，包括：
在第一静态随机存取存储器区域中的第一鳍型图案，所述第一鳍型图案在第一方向上纵向延伸并且在与所述第一方向不同的第二方向上具有第一宽度；
在所述第一静态随机存取存储器区域中的第二鳍型图案，所述第二鳍型图案在所述第一方向上纵向延伸并且在所述第二方向上与所述第一鳍型图案间隔开；
第一至第四栅极图案，其与所述第一鳍型图案交叉并且在所述第一方向上顺序地...

【专利技术属性】
技术研发人员：梁正吉，金善昱，朴俊范，金兑映，裵金钟，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR