【技术实现步骤摘要】
本专利技术涉及一种，特别涉及一种可变双观测点的。随着集成电路(Integrated Circuit，简称IC)设计技术和制造工艺的不断发展，数字系统的工作频率在迅速提高。为了确保数字系统的正常工作，必须对它们进行测试。IC测试包含两方面的内容逻辑测试和时延测试(Delay Testing)。逻辑测试验证系统逻辑功能的正确性，即在给定输入的情况下、测试其是否输出正确的响应。时延测试则验证系统时间特性的正确性，即在给定输入的情况下、测试其是否能在规定的时钟周期内输出正确的响应。现代数字电路集成度越来越高、工作频率越来越快，对电路进行时延测试也越来越关键，受到科学界和工业界的普遍关注。可变双观测点的时延测试方法是在时延测试领域提出的一种新的测试方法。附图说明图1给出了国际上普遍使用的时延测试的硬件模型。标号10为输入锁存器，标号20为组合网络，标号30为输出锁存器，时钟c1，c2分别为输入锁存器和输出锁存器的输入时钟，中间的组合网络为被测的组合电路，使用一个测试向量对作为被测电路的一个测试。假定测试向量对为<V1，V2>。时钟c1在t0...
【技术保护点】
一种电路时延测试方法，其中包括如下步骤： 第一步骤，实现被测电路在门级的内部数据结构，给出门级的时延分配方案； 第二步骤，确定在被测电路总通路集中，最大线性无关通路集的寻找算法； 第三步骤，实现精确测量的时延测试产生算法； 第四步骤，实现可变双观测点时延测试的模式生成算法； 第五步骤，生成每个测试的可变双观测点； 第六步骤，模拟验证。
【技术特征摘要】
【专利技术属性】
技术研发人员：李华伟，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。