在高温恒定电场中与时间有关的介质击穿试验方法技术

一种与时间有关的介质击穿可靠性的测试方法，所述测试方法采用高温恒定电压应力对集成电路栅氧化层及介质层测试结构进行ＴＤＤＢ可靠性测试，测试方法按如下步骤进行：搭建测试系统，首先将测试结构并联，然后将试验样品置于高温箱中，接着再与外接电阻串联，最后将外接电阻与测试台相连；给测试结构施加高温和恒定电压应力；测量外接电阻上的电压，以判断是否有测试结构失效；当有测试结构失效时，将试验样品从高温箱中取出，放置于测试台上逐个测量测试结构失效与否；按照此失效判据记录每个样品的失效时间，直到达到总的试验时间为止。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种测试方法，尤其是指一种用于测试集成电路栅氧化层及介质层的与时间有关的介质击穿可靠性的测试方法。
技术介绍
集成电路栅氧化层及介质层的与时间有关的介质击穿(Time DependentDielectric Breakdown，下称TDDB)可靠性的测试方法通常有两种一种是芯片级的测试方法，另一种是封装级的测试方法。芯片级的测试方法，是对芯片级的测试结构采用斜坡电压/电流或者恒定电压/电流的方法，快速评价其TDDB可靠性寿命。这种方法速度快，要求时间短，设备简单，适合于工艺线现场快速评价，但其不足之处是所加的应力过大，外推到正常使用条件的误差不好控制，测试结果通常只能作为参考而不能定量。而封装级的测试方法，则是将测试结构封装好后利用专用测试设备来测试其TDDB可靠性。这种测试方法精度较高，测试结果比较准确，但所述专用测试设备一般比较昂贵，使得成本比较高。
技术实现思路
本专利技术的主要目的在于提供一种耗用成本比较低、测试结果比较准确的与时间有关的介质击穿可靠性的测试方法。本专利技术的目的是通过以下技术方案实现的一种与时间有关的介质击穿可靠性的测试方法，采用高温恒定电压应力对集成电路栅氧化层及介质层测试结构进行TDDB可靠性测试，测试方法按如下步骤进行步骤A搭建测试系统，首先将测试结构并联，然后将试验样品置于高温箱中，接着再与外接电阻串联，最后将外接电阻与测试台相连；步骤B给测试结构施加高温和恒定电压应力，通过高温箱设置测试所需高温，通过电脑程控施加测试所需恒定电压应力；步骤C测量外接电阻上的电压，以判断是否有测试结构失效，如果外接电阻上的电压小于失效判据电压值，则无测试结构失效，如果外接电阻上的电压大于或等于失效判据电压值，则表示串联的测试结构中有一个或者多个击穿，也就是失效；步骤D当外接电阻上的电压大于或等于失效判据电压值，也就是串联的测试结构中有一个或者多个失效时，将试验样品从高温箱中取出，放置于测试台上逐个测量测试结构失效与否；步骤E按照此失效判据记录每个样品的失效时间，直到达到总的试验时间为止。与现有技术相比，本专利技术与时间有关的介质击穿可靠性的测试方法所使用的设备简单，所以耗用成本比较低。另外，本专利技术与时间有关的介质击穿可靠性的测试方法采用高温恒定电压两种应力去测试栅氧化层及介质层TDDB可靠性，而不是单纯的加电场应力，强化了氧化层及介质层老化击穿的热动力学过程，所以测试精度高。附图说明下面结合附图和实施例对本专利技术进一步说明。图1为本专利技术与时间有关的介质击穿可靠性的测试方法具体实施方式中所使用试验样品的封装图。图2为本专利技术与时间有关的介质击穿可靠性的测试方法具体实施方式的电路原理图。图3为本专利技术与时间有关的介质击穿可靠性的测试方法所使用的测试系统结构图。具体实施方式本专利技术与时间有关的介质击穿可靠性的测试方法也属于封装级的测试方法，采用高温恒定电压应力对集成电路栅氧化层及介质层测试结构进行TDDB可靠性测试。本实施方式中，测试结构以薄栅氧化层MOS电容为试验样品，该测试结构的封装图请参见图1所示。测试方法按如下步骤进行步骤A搭建测试系统，首先将测试结构并联，然后将试验样品置于高温箱中，接着再与外接电阻串联，最后将外接电阻与测试台相连，请参见图2至图3所示，首先将电容并联，并联电路上电容两侧串联有电阻以进行限流，然后将试验样品置于高温箱中，接着再与外接电阻串联，外接电阻上的电压降可直接测量，最后将外接电阻与测试台相连；步骤B给测试结构施加高温和恒定电压应力，通过高温箱设置测试所需高温，在本实施方式中高温为135℃，通过电脑程控施加测试所需恒定电压应力；步骤C测量外接电阻上的电压，以判断是否有测试结构失效，如果外接电阻上的电压小于失效判据电压值，则无测试结构失效，如果外接电阻上的电压大于或等于失效判据电压值，则表示串联的测试结构中有一个或者多个击穿，也就是失效；步骤D当外接电阻上的电压大于或等于失效判据电压值，也就是串联的测试结构中有一个或者多个失效时，将试验样品从高温箱中取出，放置于测试台上逐个测量测试结构失效与否，在本实施方式中，将试验样品从高温箱中取出，放置于测试台上逐个测量电容C1到Cn上极板端到地之间的电压值，根据电压值的大小判断电容的失效与否，被击穿的电容上极板到地的电压值较其它电容测得值要小，这是因为漏电流的出现使得电容上面的串联电阻分掉一部分电压；步骤E按照此失效判据记录每个样品的失效时间，直到达到总的试验时间为止。下面是使用本专利技术与时间有关的介质击穿可靠性的测试方法对N阱MOS栅氧化层TDDB可靠性进行评估情况。在135℃高温下选择了3种应力电场E1、E2、E3进行试验，试验样品分三组；以MOS电容栅电流Ig＞0.2mA为失效判据，测得各个电容在应力条件下的寿命值，对同种应力条件下的样品失效时间进行分布类型拟合，发现该组样品寿命服从威布尔分布，如表1所示，然后根据不同应力条件下的寿命特征值提取E模型参数(其中激活能Ea＝0.5由厂家提供)，推出了该工艺MOS电容在正常使用条件下的寿命值。表2为预计的正常使用条件下TDDB寿命结果。 表1 N阱MOS电容寿命的威布尔分布图栅氧化层电场威布尔形状 威布尔尺度 累积失效率 试验寿命 市场寿命(MV/cm) 参数 参数(h) (％)(h) (年)E12.98 496 0.1 48.9 617E23.03 306 0.1 31.3 880E33.04 95.40.1 9.83 617表2 TDDB试验寿命预计与现有技术相比，本专利技术与时间有关的介质击穿可靠性的测试方法所使用的设备简单，所以耗用成本比较低。另外，本专利技术与时间有关的介质击穿可靠性的测试方法采用高温恒定电压两种应力去测试栅氧化层及介质层TDDB可靠性，而不是单纯的加电场应力，强化了氧化层及介质层老化击穿的热动力学过程，所以测试精度高。权利要求1.一种与时间有关的介质击穿可靠性的测试方法，其特征在于所述测试方法采用高温恒定电压应力对集成电路栅氧化层及介质层测试结构进行TDDB可靠性测试，测试方法按如下步骤进行A、搭建测试系统，首先将测试结构并联，然后将试验样品置于高温箱中，接着再与外接电阻串联，最后将外接电阻与测试台相连；B、给测试结构施加高温和恒定电压应力；C、测量外接电阻上的电压，以判断是否有测试结构失效；D、当有测试结构失效时，将试验样品从高温箱中取出，放置于测试台上逐个测量测试结构失效与否；E、按照此失效判据记录每个样品的失效时间，直到达到总的试验时间为止。2.如权利要求1所述的与时间有关的介质击穿可靠性的测试方法，其特征在于在将各测试结构并联之前，先将测试结构两侧串联电阻以进行限流。3.如权利要求1所述的与时间有关的介质击穿可靠性的测试方法，其特征在于高温通过高温箱进行设置，为135℃。4.如权利要求1所述的与时间有关的介质击穿可靠性的测试方法，其特征在于恒定电压应力通过电脑程控进行施加。5.如权利要求1所述的与时间有关的介质击穿可靠性的测试方法，其特征在于在判断是否有测试结构失效时，如果外接电阻上的电压小于失效判据电压值，则无测试结构失效，如果外接电阻上的电压大于或等于失效判据电压值，则表示串联的测试结构中有一个或者多个击穿，也就是失本文档来自技高网...

【技术保护点】
一种与时间有关的介质击穿可靠性的测试方法，其特征在于：所述测试方法采用高温恒定电压应力对集成电路栅氧化层及介质层测试结构进行ＴＤＤＢ可靠性测试，测试方法按如下步骤进行：　Ａ、搭建测试系统，首先将测试结构并联，然后将试验样品置于高温箱 中，接着再与外接电阻串联，最后将外接电阻与测试台相连；Ｂ、给测试结构施加高温和恒定电压应力；Ｃ、测量外接电阻上的电压，以判断是否有测试结构失效；Ｄ、当有测试结构失效时，将试验样品从高温箱中取出，放置于测试台上逐个测量 测试结构失效与否；Ｅ、按照此失效判据记录每个样品的失效时间，直到达到总的试验时间为止。

【技术特征摘要】

【专利技术属性】
技术研发人员：罗宏伟，
申请(专利权)人：信息产业部电子第五研究所，
类型：发明
国别省市：81[中国|广州]