一种缓冲器、时钟网格电路和信号驱动方法技术

本申请提供了一种缓冲器、时钟网格电路和信号驱动方法，上述缓冲器包括至少一个缓冲单元，每个缓冲单元的至少一侧设置有去耦单元，每个缓冲单元布局一条电源线和一条地线；为该缓冲单元设置的去耦单元与该缓冲单元共用电源线和/或地线，当与该缓冲单元共用电源线时，该去耦单元与该缓冲单元相邻的缓冲单元共用为所述相邻的缓冲单元布局的地线；当与该缓冲单元共用地线时，该去耦单元与该缓冲单元相邻的缓冲单元共用为所述相邻的缓冲单元布局的电源线，其中：所述去耦单元，用于稳定所述缓冲器的电源电压；每条电源线，用于与电源的输入端连接；每条地线，用于与地端连接。由此提高了缓冲器的驱动能力，且提升了缓冲器的电源稳定性。

A buffer, clock grid circuit and signal driving method

【技术实现步骤摘要】
一种缓冲器、时钟网格电路和信号驱动方法
本申请涉及集成电路
，尤其涉及一种缓冲器、时钟网格电路和信号驱动方法。
技术介绍
普通的缓冲器一般驱动能力比较小，无法应用到大驱动能力的电路中，而且目前普通存在的缓冲器一般应用于模拟集成电路中，结构复杂，且仅作为一个单独的模块来使用，对应数字集成电路来说，需要专门定制缓冲器来满足需求。因此，如何提供一种驱动能力较大的缓冲器是值得考虑的技术问题之一。
技术实现思路
有鉴于此，本申请提供一种缓冲器、时钟网格电路和信号驱动方法，用以解决现有的缓冲器驱动能力小的问题。具体地，本申请是通过如下技术方案实现的：根据本申请的第一方面，提供一种缓冲器，至少一个缓冲单元，每个缓冲单元的至少一侧设置有去耦单元，每个缓冲单元布局一条电源线和一条地线；为该缓冲单元设置的去耦单元与该缓冲单元共用电源线和/或地线，当与该缓冲单元共用电源线时，该去耦单元与该缓冲单元相邻的缓冲单元共用为所述相邻的缓冲单元布局的地线；当与该缓冲单元共用地线时，该去耦单元与该缓冲单元相邻的缓冲单元共用为所述本文档来自技高网...

【技术保护点】
1.一种缓冲器，其特征在于，包括：至少一个缓冲单元，每个缓冲单元的至少一侧设置有去耦单元，每个缓冲单元布局一条电源线和一条地线；为该缓冲单元设置的去耦单元与该缓冲单元共用电源线和/或地线，当与该缓冲单元共用电源线时，该去耦单元与该缓冲单元相邻的缓冲单元共用为所述相邻的缓冲单元布局的地线；当与该缓冲单元共用地线时，该去耦单元与该缓冲单元相邻的缓冲单元共用为所述相邻的缓冲单元布局的电源线，其中：/n所述去耦单元，用于稳定所述缓冲器的电源电压；/n每条电源线，用于与电源的输入端连接；/n每条地线，用于与地端连接。/n

【技术特征摘要】
1.一种缓冲器，其特征在于，包括：至少一个缓冲单元，每个缓冲单元的至少一侧设置有去耦单元，每个缓冲单元布局一条电源线和一条地线；为该缓冲单元设置的去耦单元与该缓冲单元共用电源线和/或地线，当与该缓冲单元共用电源线时，该去耦单元与该缓冲单元相邻的缓冲单元共用为所述相邻的缓冲单元布局的地线；当与该缓冲单元共用地线时，该去耦单元与该缓冲单元相邻的缓冲单元共用为所述相邻的缓冲单元布局的电源线，其中：
所述去耦单元，用于稳定所述缓冲器的电源电压；
每条电源线，用于与电源的输入端连接；
每条地线，用于与地端连接。


2.根据权利要求1所述的缓冲器，其特征在于，每个缓冲单元的至少一侧还设置有衬底单元，以使为该缓冲单元设置的去耦单元和衬底单元包围该缓冲单元，其中：所述衬底单元用于防止所述缓冲器出现闩锁效应，其中：
为该缓冲单元设置的衬底单元与该缓冲单元共用电源线和/或地线，当该衬底单元与该缓冲单元共用电源线时，该衬底单元与该缓冲单元相邻的缓冲单元共用为所述相邻的缓冲单元布局的地线；当该衬底单元与该缓冲单元共用地线时，该衬底单元与该缓冲单元相邻的缓冲单元共用为所述相邻的缓冲单元布局的电源线。


3.根据权利要求2所述的缓冲器，其特征在于，每个缓冲单元的左...

【专利技术属性】
技术研发人员：陈冰玉，
申请(专利权)人：新华三半导体技术有限公司，
类型：发明
国别省市：四川;51