DAC误差补偿方法及误差补偿系统技术方案

本发明专利技术提供了一种DAC误差补偿方法，包括将电流源阵列分为m个子阵列，选取所述子阵列中相同位置的单位电流源作为被检测电流源，并检测所述被检测电流源的充电时间，根据所述充电时间得到所述被检测电流源的相对误差，将所述被检测电流源的相对误差标定为所述子阵列的相对误差，根据所述子阵列的相对误差排序选择单位电流源，以对所述电流源阵列的相对误差进行补偿。所述DAC误差补偿方法中，对电流源阵列的相对误差进行检测，避免了预估误差带来的不准确性，并且采用以点带面的方式对电流源阵列的相对误差进行检测，缩短了检测时间，减少了阵列布局的复杂度。本发明专利技术还提供了一种用于实现DAC误差补偿方法的误差补偿系统。

【技术实现步骤摘要】
DAC误差补偿方法及误差补偿系统
本专利技术涉及数模转换
，尤其涉及一种DAC误差补偿方法及误差补偿系统。
技术介绍
要满足高速和高精度数模转换器(Digitaltoanalogconverter，DAC)的需求，一般都会采用电流源阵列搭建，例如10比特精度的DAC，通过搭建32×32的电流源阵列来实现，电流源阵列中一共有1024个单位电流源。电流源阵列中的每个单位电流源都是DAC的一个低有效位(LeastSignificantBit，LSB)，多个单位电流源的累加之和就是DAC的高有效位(MostSignificantBit，MSB)，为了实现高精度，对多个单位电流源的累加误差的矫正补偿是非常重要的。在生产过程中一些随机因素，比如制版误差、光刻误差以及掺杂浓度误差的随机分布，结果会导致单个的单位电流源相互之间的匹配误差，而且面积越大的单位电流源阵列，相互之间存在匹配误差的概率就越大，比如10比特的DAC的匹配误差存在概率大于8比特的DAC的匹配误差存在概率。随着多个单位电流源的累加，MSB的累计误差(IntegralNon-Linearity，INL)也会累加，一旦INL超过一个LSB，则会使整个DAC达不到精度要求。现有技术中，通过预估电流源阵列误差，提出相应的阵列布局方式，而一旦电流源阵列真是误差和预估误差不匹配，则所采样的布局方式不仅不能改善INL，伸直还可能恶化INL。如图1a和图1b所示，同一个电流源阵列，图1a和图1b两种误差分布都有可能存在，针对图1a的阵列布局方式或者阵列单元选择顺序，也许能很好的补偿图1a的补偿误差分布，但不能同时很好的补偿图1b的补偿误差分布，并且电流源阵列的预估模型过于复杂，导致阵列布局方式也相应的复杂。因此，有必要提供一种新型的DAC误差补偿方法及误差补偿系统以解决现有技术中存在的上述问题。
技术实现思路
本专利技术的目的在于提供一种DAC误差补偿方法及误差补偿系统，减少阵列布局的复杂度，并且提高了阵列布局的准确性。为实现上述目的，本专利技术的所述DAC误差补偿方法，包括以下步骤：S1：将电流源阵列分为m个子阵列，所述子阵列中的单位电流源数量及排列方式均相同，m为大于1的自然数；S2：选取所述子阵列中相同位置的单位电流源作为被检测电流源，并检测所述被检测电流源的充电时间；S3：根据所述充电时间得到所述被检测电流源的相对误差；S4：将所述被检测电流源的标定为所述子阵列的相对误差，然后根据所述子阵列的相对误差排序选择单位电流源，以对所述电流源阵列的相对误差进行补偿。本专利技术的有益效果在于：根据所述电流源的充电时间得到所述被检测电流源的相对误差，将所述被检测电流源的相对误差作为所述子阵列的相对误差，根据所述子阵列的相对误差排序选择单位电流源，以对所述电流源阵列的相对误差进行补偿，对电流源阵列的相对误差进行检测，避免了预估误差带来的不准确性，并且采用以点带面的方式对电流源阵列的相对误差进行检测，缩短了检测时间，减少了阵列布局的复杂度。优选地，所述子阵列中的单位电流源数量为2n个，n为大于或等于2，且小于或等于6的自然数。其有益效果在于：保证检测准确性的前提下，缩短检测时间。优选地，所述步骤S2中，所述被检测电流源对充电单元进行充电，所述充电单元的电压从初始电压上升到参考电压所用的时间为所述被检测电流源的充电时间。其有益效果在于：通过所述被检测电流源对充电单元进行充电，检测所述被检测电流源的充电时间，速度快、准确性高。优选地，所述初始电压为0。其有益效果在于：减少复杂度，便于计算充电时间。本专利技术还提供了一种误差补偿系统，所述误差补偿系统包括子阵列分割模块、检测模块、误差计算模块和选择补偿模块，所述子阵列分割模块用于将电流源阵列分为m个子阵列，所述子阵列中的单位电流源数量及排列方式均相同，m为大于1的自然数；所述检测模块用于选取所述子阵列中相同位置的单位电流源作为被检测电流源，并检测所述被检测电流源的充电时间；所述误差计算模块用于根据所述充电时间得到所述被检测电流源的相对误差；所述选择补偿模块用于将所述被检测电流源的相对误差标定为所述子阵列的相对误差，然后根据所述子阵列的相对误差排序选择单位电流源，以对所述电流源阵列的相对误差进行补偿。所述误差补偿系统的有益效果在于：所述检测模块选取所述子阵列中相同位置的单位电流源作为被检测电流源，并检测所述被检测电流源的充电时间，所述误差计算模块根据所述充电时间得到所述被检测电流源的相对误差，所述选择补偿模块将所述被检测电流源的相对误差标定为所述子阵列的相对误差，然后根据所述子阵列的相对误差选择单位电流源，以对所述电流源阵列的相对误差进行补偿，对电流源阵列的相对误差进行检测，避免了预估误差带来的不准确性，并且采用以点带面的方式对电流源阵列的相对误差进行检测，缩短了检测时间，减少了阵列布局的复杂度。进一步优选地，所述检测模块包括第一控制单元、充电单元和比较单元，所述第一控制单元的一端与所述被检测电流源连接，所述第一控制单元的另一端与所述充电单元和所述比较单元连接。进一步优选地，所述检测模块还包括第二控制单元，一端连接负载，另一端连接充电单元、比较单元以及所述第一控制单元。其有益效果在于：通过所述第二控制单元能够实现对所述充电单元的放电，保证所述检测模块的不间断工作。进一步优选地，所述检测模块还包括计数单元，与所述比较单元连接，用于计算所述充电单元的电压从初始电压上升到参考电压所用的时间。附图说明图1a为本专利技术的电流源阵列的一种相对误差分布示意图；图1b为图1a电流源阵列的又一种相对误差分布示意图；图2为本专利技术的DAC误差补偿方法的流程图；图3为本专利技术的误差补偿系统的结构框图；图4为本专利技术的检测模块的电路图；图5为本专利技术一些实施例中子阵列示意图；图6为本专利技术一些实施例中电流源阵列示意图；图7为本专利技术一些实施例中单位电流源交错补偿选取顺序示意图。图8为本专利技术的修正和无修正的单位电流源选取顺序补偿后相对误差的对比柱形图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。针对现有技术存在的问题，本专利技术的实施例提供了一种DAC误差补偿方法，参照图2，所述DAC误差补偿方法包括以下步骤：S1：将电流源阵列分为m个子阵列，所述子阵列中的单位本文档来自技高网...

【技术保护点】
1.一种DAC误差补偿方法，其特征在于，包括以下步骤：/nS1：将电流源阵列分为m个子阵列，所述子阵列中的单位电流源数量及排列方式均相同，m为大于1的自然数；/nS2：选取所述子阵列中相同位置的单位电流源作为被检测电流源，并检测所述被检测电流源的充电时间；/nS3：根据所述充电时间得到所述被检测电流源的相对误差；/nS4：将所述被检测电流源的误差标定为所述子阵列的相对误差，然后根据所述子阵列的相对误差排序选择单位电流源，以对所述电流源阵列的相对误差进行补偿。/n

【技术特征摘要】
1.一种DAC误差补偿方法，其特征在于，包括以下步骤：
S1：将电流源阵列分为m个子阵列，所述子阵列中的单位电流源数量及排列方式均相同，m为大于1的自然数；
S2：选取所述子阵列中相同位置的单位电流源作为被检测电流源，并检测所述被检测电流源的充电时间；
S3：根据所述充电时间得到所述被检测电流源的相对误差；
S4：将所述被检测电流源的误差标定为所述子阵列的相对误差，然后根据所述子阵列的相对误差排序选择单位电流源，以对所述电流源阵列的相对误差进行补偿。


2.根据权利要求1所述的DAC误差补偿方法，其特征在于，所述子阵列中的单位电流源数量为2n个，n为大于或等于2，且小于或等于6的自然数。


3.根据权利要求1所述的DAC误差补偿方法，其特征在于，所述步骤S2中，所述被检测电流源对充电单元进行充电，所述充电单元的电压从初始电压上升到参考电压所用的时间为所述被检测电流源的充电时间。


4.根据权利要求3所述的DAC误差补偿方法，其特征在于，所述初始电压为0。


5.一种误差补偿系统，其特征在于，用于实现如权利要求1-4所述的DAC误差补偿方法，所述误差补偿系统包括子阵列分割模块、检...

【专利技术属性】
技术研发人员：王晓峰，吴智，
申请(专利权)人：上海安路信息科技有限公司，
类型：发明
国别省市：上海;31