一种基于有源电感的低噪声放大器制造技术

涉及一种基于有源电感的低噪声放大器，包括悬浮有源电感电路，基于有源回转器电路原理，利用2个差分放大器DF1和DF2，构成具有悬浮式电感效应的有源射频小信号输入匹配网络；共源共栅级联放大电路，用于放大悬浮有源电感电路的输出信号；第一单端电压可控有源电感电路，耦接所述共源共栅级联放大电路的第一输出端，作为共源共栅级联放大电路的有源电感性负载；第二单端电压可控有源电感电路，耦接所述共源共栅级联放大电路的第二输出端，作为共源共栅级联放大电路的有源电感性的反馈网络，用于抑制高频谐波干扰和互调分量。消除螺旋结构引起相关的寄生电容和电阻损耗，同时消除片上无源电感存在占用器件面积大、成本高、不利于集成等缺点。

【技术实现步骤摘要】
一种基于有源电感的低噪声放大器
本专利技术涉及集成电路设计领域，尤其涉及一种基于有源电感的低噪声放大器。
技术介绍
随着社会的进步，科学技术的发展，通信技术也在飞速的发展。无线通信系统因其高度灵活性，机动性而使得它应用日益广泛。低噪声放大器具有放大信号的同时抑制噪声干扰提高系统灵敏度的非常重要的电路，常置于用于无线通信接收系统的前端。设计低噪声放大器时，除了降低噪声外，还要求有适当的增益，线性度高，并且能对天线或滤波器进行良好的输入输出匹配。电感在射频集成电路中有着广泛的应用，包括阻抗匹配，低噪声放大器，射频功率放大器，混频器，VCO等。电感的设计是目前射频集成电路面临的一个难题。电感的性能通常会决定阻抗匹配电路，低噪放以及射频功率放大器的整体性能，产品的性能通常会随着电感性能的提升而得以整体改善。因此，提高电感的整体性能是目前射频集成电路的一个重要内容。摩尔定律表明，集成电路的发展趋势是尺寸不断减少。而对片上电感来说，尺寸的变小非常困难，片上无源存在Q值低，面积大，成本高，不利于集成的缺点。为了解决这一难题，获得性能较好的电感，用有源器件构成的等效电感，成为了现在射频集成电路领域的一个新的课题。
技术实现思路
鉴于上述问题，提出了本专利技术以便提供克服上述问题或者至少部分地解决上述问题的一种基于有源电感的低噪声放大器。根据本专利技术的一个方面，提供了一种基于有源电感的低噪声放大器，包括：悬浮有源电感电路，基于有源回转器电路原理，利用能提高共模抑制比来降低电路的干扰噪声的2个差分放大器DF1和DF2，构成具有悬浮式电感效应的有源射频小信号输入匹配网络；共源共栅级联放大电路，用于放大悬浮有源电感电路的输出信号；第一单端电压可控有源电感电路，耦接所述共源共栅级联放大电路的第一输出端，作为共源共栅级联放大电路的有源电感性负载；第二单端电压可控有源电感电路，耦接所述共源共栅级联放大电路的第二输出端，作为共源共栅级联放大电路的有源电感性的反馈网络，用于抑制高频谐波干扰和互调分量。根据一种可能的设计，所述悬浮有源电感电路具体包括：由第一晶体管Q1、第二晶体管Q2、第一电阻R1，第二电阻R2和第五晶体管R5构成的第一差分放大器DF1，由第三晶体管Q3、第四晶体管Q4、第三电阻R3、第四电阻R4和第六晶体管Q6构成的第二差分放大器DF2；在第一差分放大器DF1中，所述第一晶体管Q1的漏极端通过第一电阻R1与第一电压端Vc连接，所述第二晶体管Q2的漏极端通过第二电阻R2与所述第一电压端Vc连接，所述第五晶体管Q5的漏极端与所述第一晶体管Q1的源极端且与所述第二晶体管Q2的源极端连接，所述第五晶体管Q5的源极端接地，所述第五晶体管Q5的栅极端与第一偏置电压端Vb1连接，第一晶体管Q1的栅极端与信号输入端Input连接；在第二差分放大器DF2中，所述第三晶体管Q3的漏极端通过第三电阻R3与所述第一电压端Vc连接，所述第四晶体管Q4的漏极端通过第四电阻R4与所述第一电压端Vc连接，所述第六晶体管Q6的漏极端与所述第三晶体管Q3的源极端且与所述第四晶体管Q4的源极端连接，所述第六晶体管Q6的源极端接地，所述第六晶体管Q6的栅极端与第二偏置电压端Vb2连接，第三晶体管Q3的栅极端与所述第二晶体管Q2的漏极端连接，所述第三晶体管Q3的漏极端还与所述第二晶体管Q2的栅极端连接，所述第四晶体管Q4的漏极端还与所述第一晶体管Q1的栅极端连接，所述第四经晶体管Q4的栅极端与所述第一晶体管Q1的漏极端连接。根据一种可能的设计，所述共源共栅级联放大电路具体包括：第七晶体管Q7和第八晶体管Q8，第七晶体管Q7的栅极端与第七偏置电压端Vb_Q7连接，第七晶体管Q7的源极端与所述第八晶体管Q8的漏极端连接，所述第八晶体管Q8的源极端与所述第二单端电压可控有源电感电路连接，第八晶体管Q8的栅极端与所述的悬浮有源电感电路第三晶体管Q3的漏极连接；所述第七晶体管Q7的漏极端与所述第一单端电压可控有源电感电路相互连接后形成输出端。根据一种可能的设计，所述第一单端电压可控有源电感电路包括第十一晶体管Q11、第十二晶体管Q12；所述第十一晶体管Q11的栅极端与第十一偏置电压端Vb_Q11连接，所述第十一晶体管Q11的源极端与所述第十二晶体管Q12的栅极端连接，所述第十一晶体管Q11的漏极端与所述第十二晶体管Q12的漏极端均与第一电压端Vc连接，所述第十二晶体管Q12的源极端为第一单端电压可控有源电感电路的输出端。根据一种可能的设计，所述第二单端电压可控有源电感电路包括第九晶体管Q9和第十晶体管Q10；所述第九晶体管Q9的栅极端与所述第九偏置电压端Vb_Q9连接，所述第九晶体管Q9的漏极端与所述第十晶体管Q10的栅极端连接，所述第九晶体管Q9的源极端和第十晶体管Q10的漏极端均接地，所述第十晶体管Q10的源极端为所述第二单端电压可控有源电感电路的输出端。本专利技术以LDMOS，GaAs或GaN等工艺技术实现的射频器件LNA，通过采用同样的工艺实现上述的有源电感，替代了通常采用在衬底上设计金属导体的螺旋结构，实现消除螺旋结构引起相关的寄生电容和电阻损耗，同时消除片上无源电感存在占用器件面积大、成本高、不利于集成等缺点，同时可通过外围控制电路调整有源电感电路中晶体管的偏置，实现可调电感。同时利用晶体管电路的有源特性，可以补偿电阻的损耗，从而提高Q值。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1为本专利技术实施例提供的一种基于有源电感的低噪声放大器的结构示意图；图2为本专利技术实施例提供的一种悬浮有源电感电路的等效示意图；图3为本专利技术实施例提供的一种第一单端电压可控有源电感电路的等效示意图；图4为本专利技术实施例提供的一种第二单端电压可控有源电感电路的等效示意图；图5为本专利技术实施例提供的一种基于有源电感的低噪声放大器的等效示意图。具体实施方式下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。本专利技术的说明书实施例和权利要求书及附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元。本专利技术在设计了一个基于新型的有源电感的低噪声放大器，使用在当前的射频前端系统中。下面结合附图和实施例，对本专利技术的技术方案本文档来自技高网...

【技术保护点】
1.一种基于有源电感的低噪声放大器，其特征在于，包括：/n悬浮有源电感电路(1)，基于有源回转器电路原理，利用能提高共模抑制比来降低电路的干扰噪声的2个差分放大器DF1和DF2，构成具有悬浮式电感效应的有源射频小信号输入匹配网络；/n共源共栅级联放大电路(2)，用于放大悬浮有源电感电路(1)的输出信号；/n第一单端电压可控有源电感电路(3)，耦接所述共源共栅级联放大电路(2)的第一输出端，作为共源共栅级联放大电路(2)的有源电感性负载；/n第二单端电压可控有源电感电路(4)，耦接所述共源共栅级联放大电路(2)的第二输出端，作为共源共栅级联放大电路(2)的有源电感性的反馈网络，用于抑制高频谐波干扰和互调分量。/n

【技术特征摘要】
1.一种基于有源电感的低噪声放大器，其特征在于，包括：
悬浮有源电感电路(1)，基于有源回转器电路原理，利用能提高共模抑制比来降低电路的干扰噪声的2个差分放大器DF1和DF2，构成具有悬浮式电感效应的有源射频小信号输入匹配网络；
共源共栅级联放大电路(2)，用于放大悬浮有源电感电路(1)的输出信号；
第一单端电压可控有源电感电路(3)，耦接所述共源共栅级联放大电路(2)的第一输出端，作为共源共栅级联放大电路(2)的有源电感性负载；
第二单端电压可控有源电感电路(4)，耦接所述共源共栅级联放大电路(2)的第二输出端，作为共源共栅级联放大电路(2)的有源电感性的反馈网络，用于抑制高频谐波干扰和互调分量。


2.根据权利要求1所述的基于有源电感的低噪声放大器，其特征在于，所述悬浮有源电感电路(1)具体包括：
由第一晶体管Q1、第二晶体管Q2、第一电阻R1，第二电阻R2和第五晶体管R5构成的第一差分放大器DF1，由第三晶体管Q3、第四晶体管Q4、第三电阻R3、第四电阻R4和第六晶体管Q6构成的第二差分放大器DF2；
在第一差分放大器DF1中，所述第一晶体管Q1的漏极端通过第一电阻R1与第一电压端Vc连接，所述第二晶体管Q2的漏极端通过第二电阻R2与所述第一电压端Vc连接，所述第五晶体管Q5的漏极端与所述第一晶体管Q1的源极端且与所述第二晶体管Q2的源极端连接，所述第五晶体管Q5的源极端接地，所述第五晶体管Q5的栅极端与第一偏置电压端Vb1连接，第一晶体管Q1的栅极端与信号输入端Input连接；
在第二差分放大器DF2中，所述第三晶体管Q3的漏极端通过第三电阻R3与所述第一电压端Vc连接，所述第四晶体管Q4的漏极端通过第四电阻R4与所述第一电压端Vc连接，所述第六晶体管Q6的漏极端与所述第三晶体管Q3的源极端且与所述第四晶体管Q4的源极端连接，所述第六晶体管Q6的源极端接...

【专利技术属性】
技术研发人员：邢利敏，
申请(专利权)人：深圳市时代速信科技有限公司，
类型：发明
国别省市：广东;44