【技术实现步骤摘要】
一种锁存器类放大器失调消除方法及失调消除电路
本专利技术涉及一种锁存器类放大器失调消除方法及失调消除电路，具体为一种可消除锁存器类放大器所有输入晶体管失配导致的失调电压，同时适用于阻性和容性输入情况的失调消除方法及实现所述失调消除方法的失调消除电路，属集成电路设计
技术介绍
在CMOS工艺中，锁存器类放大器因结构简单，可直接输出轨到轨的放大信号，应用非常广泛。如附图1所示，锁存器类放大器通常由两个首尾相连的反向器和两个电源开关构成，当对外部信号进行采样放大时，首先两个电源开关关闭，两个反向器与电源和地断开，电路处于采样阶段，正负两个输入信号连接至两个反向器的输入端。然后两个电源开关打开，两个首尾相连的反向器进入正反馈阶段，将根据所采样的输入信号大小进行快速放大，最终输出轨到轨的输出信号。由于两个首尾相连的反向器接法类似于锁存器，因此该类放大器被称为锁存器类放大器。与传统模拟放大器相比，锁存器类放大器结构非常简单，只包含两个反向器和两个开关，且它们均可以采用栅长L较小的数字类晶体管，整体面积非常小，而且增益大，可以直...
【技术保护点】
1.一种锁存器类放大器的失调消除电路，其特征在于：包括：第一反向器INV1和第二反向器INV2、四个电容C0~C3、十二个开关S1~S12，还包括：第三反向器INV3和第四反向器INV4；所述第一反向器INV1和第二反向器INV2均为放大反向器，第三反向器INV3和第四反向器INV4是二个整形反向器；第一反向器INV1包括：第一晶体管PMOS1和第二晶体管NMOS1，所述第一晶体管PMOS1和第二晶体管NMOS1的输入端栅极并联、输出端漏极并联；所述第二反向器INV2包括：第三晶体管PMOS2和第四晶体管NMOS2，所述第三晶体管PMOS2和第四晶体管NMOS2的输入端栅极...
【技术特征摘要】
1.一种锁存器类放大器的失调消除电路，其特征在于：包括：第一反向器INV1和第二反向器INV2、四个电容C0~C3、十二个开关S1~S12，还包括：第三反向器INV3和第四反向器INV4；所述第一反向器INV1和第二反向器INV2均为放大反向器，第三反向器INV3和第四反向器INV4是二个整形反向器；第一反向器INV1包括：第一晶体管PMOS1和第二晶体管NMOS1，所述第一晶体管PMOS1和第二晶体管NMOS1的输入端栅极并联、输出端漏极并联；所述第二反向器INV2包括：第三晶体管PMOS2和第四晶体管NMOS2，所述第三晶体管PMOS2和第四晶体管NMOS2的输入端栅极并联、输出端漏极并联；第一晶体管PMOS1和第三晶体管PMOS2的源极并联，第二晶体管NMOS1和第四晶体管NMOS2的源极并联；
设定：输入信号分别为VN和VP，其中VN为负端输入信号，VP为正端输入信号，输出信号分别为OUTN和OUTP，共模电平为VCM，开关S1和S2、S3和S4、S5和S6、S7和S8、S11和S12均为双联开关，S9为单联开关，S10为单联开关；共模电平VCM与所述开关S1、S2、S3、S4、S5、S6的一端连接，输入信号VN与开关S7的一端连接，输入信号VP与开关S8的一端连接；所述第一反向器INV1的输入端A和输出端B分别与电容C0和C1的一端连接，所述第二反向器INV2的输入端C和输出端D分别与电容C3和C2的一端连接；电容C0的另一端与开关S5和S7的另一端连接，电容C1的另一端与开关S6和S8的另一端连接；电容C2的另一端与开关S5和S7的另一端连接，电容C3的另一端与开关S6和S8的另一端连接；所述开关S1和S2的另一端分别与第一反向器INV1的输入端A和输出端B连接，开关S3和S4的另一端分别与第二反向器INV2的输入端C和输出端D连接；所述开关S11的两端分别连接在第二反向器INV2的输入端C和第一反向器INV1的输出端B之间，所述开关S12的两端分别连接在反向器第二INV2的输出端D和第一反向器INV1的输入端A之间；开关S9的一端与第一晶体管PMOS1和第三晶体管PMOS2的源极连接，另一端与电源连接，开关S10的一端接地，另一端与第二晶体管NMOS1和第四晶体管NMOS2的源极连接；<...
【专利技术属性】
技术研发人员：万美琳，鲍磊，张寅，贺章擎，彭旷，胡永明，顾豪爽，
申请(专利权)人：湖北大学，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。