一种基于FPGA的卷积神经网络IP核设计制造技术

本发明专利技术公开了一种基于FPGA的卷积神经网络IP核设计，基于HLS开发工具对卷积神经网络进行IP核封装，该卷积神经网络IP核包括数据输入，IP核卷积神经网络计算，分类数据输出。本发明专利技术提供的IP核从CNN的计算过程以及FPGA的硬件结构出发，采用HLS开发工具在HLS上对卷积神经网络进行IP核编写以及优化，在Vivado上将IP核进行硬件整合与实现。实验结果表明，本发明专利技术能在FPGA上实现卷积神经网络的计算，并且运算时间为30.065ms。

【技术实现步骤摘要】
一种基于FPGA的卷积神经网络IP核设计
本专利技术属于神经网络加速
，具体涉及一种基于FPGA的卷积神经网络IP核设计。
技术介绍
随着人工智能的蓬勃发展，几乎各个行业和领域都开始运用人工智能来解决实际问题，该技术被广泛地应用于图像识别，语音识别，医疗卫生以及自动驾驶等各个领域，相信该技术在未来将会覆盖到更多的实际应用场所当中。人工智能的快速发展得益于各种深度学习算法的研究突破，其中包含的深度卷积神经网络(CNN)是一种经典的深度学习算法，该算法通过对输入图像进行特征提取与计算等操作来完成目标物的识别，检测和分割等多种任务。HLS是Xilinx发布的与Vivado套件集成在一起的开发工具。HLS可看做一个IP封装工具，Vivado工具设计以不同的功能IP为核心，所有的功能模块都可以看做并封装为IP核，最后由Vivado将所有IP核集成起来，实现相应功能。HLS可以将C/C++等语言直接转换为RTL设计，并且对综合出的电路在HLS上可以直接进行优化，可以让程序员极大地缩短开发时间。目前，许多CNN是在通用处理器上(Cent本文档来自技高网...

【技术保护点】
1.一种基于FPGA的卷积神经网络IP核设计，其特征在于主要包括以下步骤：/n(1)数据输入，调整图片尺寸大小，提取处理后图片像素，将提取的图片像素输入到卷积神经网络IP核中；/n(2)IP核卷积神经网络计算，该IP核卷积神经网络计算包括三个卷积层(Conv)计算模块，两个内积层(Inner)计算模块，一个分类层(Softmax)计算模块，步骤(1)提取到的图片像素输入到上述IP核中的各个计算模块，得到输出分类数据；/n(3)分类数据输出，输出最后分类结果。/n

【技术特征摘要】
1.一种基于FPGA的卷积神经网络IP核设计，其特征在于主要包括以下步骤：
(1)数据输入，调整图片尺寸大小，提取处理后图片像素，将提取的图片像素输入到卷积神经网络IP核中；
(2)IP核卷积神经网络计算，该IP核卷积神经网络计算包括三个卷积层(Conv)计算模块，两个内积层(Inner)计算模块，一个分类层(Softmax)计算模块，步骤(1)提取到的图片像素输入到上述IP核中的各个计算模块，得到输出分类数据；
(3)分类数据输出，输出最后分类结果。


2.如权利要求1所述的FPGA卷积神经网络IP核设计，其特征在于，步骤(2)中所述IP核卷积神经网络计算包含以下步骤：
(1)参数权值结构化，将Caffe框架训练...

【专利技术属性】
技术研发人员：卿粼波，俞辰，滕奇志，何小海，廖海鹏，王正勇，
申请(专利权)人：四川大学，
类型：发明
国别省市：四川;51