基于NIOSⅡ微处理器的三相电能计量芯片制造技术

本发明专利技术一种基于ＮＩＯＳ　　Ⅱ微处理器的三相电能计量芯片，包括ＡＤ控制器，先进先出数据缓存器，电能计量、配置寄存器、ＮＩＯＳ　　Ⅱ软核微处理器、日历时钟接口，数字频率变换器，ⅡＣ接口以及ＬＣＤ控制器等：ＡＤ控制器的输入为采集到的三相电压和三相电流，即６个通道的串行数据，ＡＤ控制器将串行数据转换成并行数据并存储在先进先出数据缓存器中；先进先出数据缓存器保存ＡＤ数据；电能计量模块实现电能有功、无功和视在功率计量；配置寄存器保存配置数据、历史电量数据、冻结数据；ＮＩＯＳ　　Ⅱ软核微处理器完成电能计量芯片调度；日历时钟接口与外部日历时钟芯片相连；数字频率变换器将计量后的电能值转换成脉冲个数输出；ⅡＣ接口控制外部ⅡＣ只读存储器；ＬＣＤ控制器实现外部ＬＣＤ驱动。

【技术实现步骤摘要】

本专利技术一种基于NIOSII微处理器的三相电能计量SOPC (System On Programmable Chip)芯片，尤其是指集成了三相电能表所需的全部核心电路(微 处理器，电能计量芯片、各种控制器与通信接口等)，设计者可以根据需要对芯 片的硬件结构、功能特点、资源占用等进行灵活构建与编程，从而在相当短的 周期内用很低的成本就可以开发出目标产品。属于仪器仪表
(二)
技术介绍
-在中国的电能表市场上，电子式电能表约占30 40%，其中单相电子式电 能表的年需求量稳定为2000万只左右，三相电子式电能表已增长到600万只以 上。电子式电能表具有精度高、功能强、寿命长等优点，剩余60 70%的传统 机械表正逐渐被电子式电能表所替代。电子式电能表渐成主角为其核心器件一 一电能计量芯片带来巨大的市场机会。电能计量芯片的技术水平直接决定了电 子式电能表的各项性能指标，例如电子式电能表的计量精度、可靠性和长期使 用寿命等。目前在国内，单、三相电能表的设计规范还不是很严格。各个电能表制造 厂家在对三相电能表的功能设计上都没有明确的标准，基本上是按照客户提出 的要求，选择市场上已有的CPU、电能计量芯片及外围硬件模块进行具体的设 计。这样，每次不同功能要求的设计项目都需要对原有的软硬件设计方案做出 相应的调整。其中，对硬件设计方案的改变可能会对产品安全可靠性造成很大 的影响，同时也会给设计制造厂家带来更多的投资及不便。如果能够将电能表所需的全部核心电路(例如微处理器，电能计量芯片、 各种控制器与通信接口等)放在同一芯片上，就可以大幅縮小整个系统所占的 面积，同时还会减少外围驱动接口单元及电路板间的信号传递，加快微处理器 数据处理的速度，内嵌的线路还可以避免外部电路板上信号传递所造成的系统干扰。目前国内外仅有少数几个集成电路企业设计和生产电能计量芯片，可以归 纳为以下几个特点*大部分芯片在功能上以全定制的ASIC (Application Specific Integrated Circuit)芯片为主，只完成计量，片内不集成MCU (Micro Control Unit)。因而SOC(System On Chip)单芯片的设计是电能芯片的 一个研究热点。*国外最新研制了三相S0C单芯片(71M6513)，但片内集成的是8051单片 机，由于8051单片机是IP(IntelligervtPropriety)硬核，体系结构不 可变，因此这种SOC芯片的灵活性差，价格高。 *国内也朝SOC单芯片方向发展，目前，只有珠海炬力一家公司在05年 研制了一款单相SOC芯片(ATT7023))，但该款芯片只能用于单相电能 计量，相对来说性能指标较低(精度0.5级)，目前还没有挂网使用。 其中，S0C，即为System On Chip :片上系统(系统级芯片)， 一种结合了 许多功能模块和微处理器核心的单芯片电路系统。是一种在结构上以嵌入式系 统结构为基础，集软硬件与一体的系统级芯片。而S0PC，即为System On Programmable Chip :片上可编程系统，或者说 是基于大规模FPGA (Field Programmable Gate Array,即现场可编程门阵列) 解决方案的S0C。它是现代计算机辅助技术、EDA (Electronic Design Automation)技术和大规模集成电路技术高度发展的产物。SOPC技术的目标就 是试图将尽可能大而完善的电子系统，包括嵌入式处理器系统、接口系统、硬 件协处理器或加速器系统、DSP系统、存储电路以及数字系统等，在单一的FPGA 中实现，使得所设计的电路系统在其规模、可靠性、体积、功耗、功能、性能 指标、上市周期、开发成本、产品维护及其硬件升级等方面实现最优化。
技术实现思路
本专利技术的目的在于提供一种基于NIOSII微处理器的三相电能计量SOPC芯 片，主要面向三相电能表的设计，设计者可以根据用户需求对该芯片的硬件结 构、功能特点、资源占用等进行灵活构建，从而在相当短的周期内用很低的成本就可以开发出目标产品，而不是被动地跟随和使用市场上己有的mcu进行"僵 硬的硬件连结和拼装"。本专利技术一种基于Niosn微处理器的三相电能计量sopc芯片，该芯片内部包括AD控制器，FIFO (First In First 0ut，即先进先出数据缓存器)，电能 计量、配置寄存器、NIOSII软核微处理器、日历时钟接口， DFC (Digital to Frequency Converter,即数字频率变换器)，IIC接口以及LCD控制器等部分。其中，AD控制器的输入为信号采集板上采集到的三相电压和三相电流(6 个通道的串行数据)，AD控制器是按照AD73360芯片的时序，将输入的6个通 道的串行数据转换成并行数据并存储在相应的FIFO中；6通道的FIFO保存AD 控制器送来的6通道1个周波的AD数据，以便后面的运算使用，这样做还有 一个好处就是电能计量模块可以实现流水线结构，加快运算速度；电能计量模 块主要是利用FPGA实现电能的有功、无功和视在功率的计量；配置寄存器中保 存配置数据、历史电量数据、冻结数据等等；NIOS II软核微处理器完成整个 电能计量芯片的调度工作；日历时钟接口与外部的日历时钟芯片相连，为芯片 提供时钟信息，供NIOS II软核微处理器使用，从而构成复费率电能表；DFC 模块就是将计量后的电能值转换成脉冲的个数输出，以便校表；iic接口控制 外部的IIC只读存储器AT24C256，AT24C256是美国ATMEL公司的二线串行电 擦写可编程只读存储器；lcd控制器实现lcd的驱动功能。本专利技术一种基于niosii微处理器的三相电能计量芯片，其优点及功效在 于该芯片集成了三相电能表所需的全部核心电路(微处理器，计量芯片、各 种控制器与通信接口等)，可以大幅縮小三相电能表的体积，同时还会减少外围 驱动接口单元及电路板间的信号传递，加快微处理器数据处理的速度，内嵌的线路还可以避免外部电路板上信号传递所造成的系统干扰；芯片本身可以在最 简单的低端应用中充当独立的电能表；芯片集成度高，可靠性强，具有可重构 性。(四) 附图说明图l所示为电能计量SOPC芯片内部框图。(五) 具体实施例方式下面结合附图和实施例，对本专利技术的技术方案做进一步阐述。本专利技术提出了一个完整的三相电能计量SOPC芯片的前端设计方案，并立足 于实际的具体应用，给出基于Altera公司的32位NIOSII微处理器的FPGA实 现方案。该系统方案同样可以应用到单相电能表SOPC芯片设计中，只是需要修 改相应的计量算法和调整系统软件中相应的模块就可以了。1.本设计采用NIOSII软核微处理器的原因Altera公司的推出的N工0S II软核微处理器主要特性包括高效灵活的处理 器模块，可以通过软件配置成16位或32位的中央处理单元(RISC结构)，并 可选择不同的内部存储器大小，其最高执行速度可达50MHz;具有多种其它功 能模块的选择(SDRAM控制器、MRT控制器、PCI接口模块、LCD接口模块、MAC 接口模块等多种功能模块)。目前，基于FPGA设计SOC有两种方案基于FPGA嵌入IP硬本文档来自技高网...

【技术保护点】
一种基于ＮＩＯＳⅡ微处理器的三相电能计量芯片，该芯片内部包括ＡＤ控制器，先进先出数据缓存器，电能计量、配置寄存器、ＮＩＯＳⅡ软核微处理器、日历时钟接口，数字频率变换器，ⅡＣ接口以及ＬＣＤ控制器等部分；其特征在于：ＡＤ控制器的输入为信号采集板上采集到的三相电压和三相电流，即６个通道的串行数据，ＡＤ控制器按照ＡＤ７３３６０芯片的时序，将输入的６个通道的串行数据转换成并行数据并存储在相应的先进先出数据缓存器中；６通道的先进先出数据缓存器保存ＡＤ控制器送来的６通道１个周波的ＡＤ数据，以便后面的运算使用，这样做还有一个好处就是电能计量模块可以实现流水线结构，加快运算速度；电能计量模块是利用现场可编程门阵列实现电能的有功、无功和视在功率的计量；配置寄存器用于保存配置数据、历史电量数据、冻结数据等等；ＮＩＯＳ　Ⅱ软核微处理器完成整个电能计量芯片的调度工作，如实现费率时段切换，响应串口命令，冻结历史电量数据，ＬＣＤ显示刷新，故障记录报警等功能；日历时钟接口与外部的日历时钟芯片相连，为芯片提供时钟信息，供ＮＩＯＳⅡ软核微处理器使用，以便构成复费率电能表；数字频率变换器就是将计量后的电能值转换成脉冲的个数输出，以便校表；ⅡＣ接口控制外部的ⅡＣ只读存储器；ＬＣＤ控制器实现外部ＬＣＤ的驱动功能。...

【技术特征摘要】

【专利技术属性】
技术研发人员：袁慧梅，关永，
申请(专利权)人：首都师范大学，
类型：发明
国别省市：11[]