一种图像数据通道分时复用的采集方法和系统技术方案

本发明专利技术公开了一种图像数据通道分时复用的采集方法和系统，该采集方法包括：FPGA芯片接收曝光开始信号CC1，根据曝光开始信号CC1生成四路读缓存触发信号，并将四路读缓存触发信号发送至对应的四个数字后背；各数字后背根据接收到的相应的读缓存触发信号同时开始曝光，得到四个图像数据；FPGA芯片将接收到的四个图像数据分别缓存至相对应的DDR2缓存；FPGA芯片根据传四个输完成信号产生读缓存开始信号S，并基于读缓存开始信号S，从四个DDR2缓存中依次读取出缓存的图像数据，并输出。本发明专利技术实现了计算机对多个后背的采集和控制，对要实现的功能进行仿真验证。

【技术实现步骤摘要】
一种图像数据通道分时复用的采集方法和系统
本专利技术属于视频成像
，尤其涉及一种图像数据通道分时复用的采集方法和系统。
技术介绍
目前，千兆多媒体串行链路(GSML)技术主要应用于汽车领域，是由Maxim公司针对汽车应用推出的技术，支持高清视频、音频、传感器数据控制信息进行传输，很少应用于航空遥感视频成像领域，与之相匹配的接口采集方式也很少。另外，一套标准的采集系统只能采集一个数字后背，不可能同时采集多个数字后背，即使安装了多个采集卡，如果没有控制方法，也会造成数据总线的冲突而产生丢帧现象。
技术实现思路
本专利技术的技术解决问题：克服现有技术的不足，提供一种图像数据通道分时复用的采集方法和系统，实现了计算机对多个后背的采集和控制，对要实现的功能进行仿真验证。为了解决上述技术问题，本专利技术公开了一种图像数据通道分时复用的采集方法，包括：FPGA芯片接收曝光开始信号CC1，根据曝光开始信号CC1生成四路读缓存触发信号R1、R2、R3和R4，并将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4；数字后背H1、H2、H3和H4根据接收到的相应的读缓存触发信号R1、R2、R3和R4，同时开始曝光，得到四个图像数据T1、T2、T3和T4；其中，图像数据T1、T2、T3和T4中分别携带有用于指示图像数据输出完成的传输完成信号E1、E2、E3和E4；FPGA芯片将接收到的图像数据T1、T2、T3和T4分别缓存至相对应的DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ；FPGA芯片根据传输完成信号E1、E2、E3和E4，产生读缓存开始信号S，并基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次读取出缓存的图像数据，并输出。在上述图像数据通道分时复用的采集方法中，根据曝光开始信号CC1生成四路读缓存触发信号R1、R2、R3和R4，包括：在曝光开始信号CC1的上升沿时刻，生成四路读缓存触发信号R1、R2、R3和R4；其中，在生成四路读缓存触发信号时，四路读缓存触发信号R1、R2、R3和R4同时变为高电平并保持；将四路读缓存触发信号R1、R2、R3和R4产生的上升沿分别作为四个数字后背的曝光开始时间。在上述图像数据通道分时复用的采集方法中，将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4，包括：四路读缓存触发信号R1、R2、R3和R4分别通过四个接口芯片A1、A2、A3和A4、四个同轴连接器B1、B2、B3和B4发送至对应的四个数字后背H1、H2、H3和H4；其中，一个数字后背依次连接一个同轴连接器、一个接口芯片后接入FPGA芯片。在上述图像数据通道分时复用的采集方法中，FPGA芯片根据传输完成信号E1、E2、E3和E4，产生读缓存开始信号S，包括：包括：通过比较，确定传输完成信号E1、E2、E3和E4中最后完成传输的信号；确定所述最后完成传输的信号的下降沿，并在所述最后完成传输的信号的下降沿时刻，产生读缓存开始信号S。在上述图像数据通道分时复用的采集方法中，基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次读取出缓存的图像数据，并输出，包括：在读缓存开始信号S的下降沿，将读缓存触发信号R1变为低电平，并将产生的下降沿作为DDR2缓存Ⅰ的读使能信号，同时保持一通道占用时间；在读缓存触发信号R1低电平保持所述通道占用时间的过程中，FPGA芯片读取DDR2缓存Ⅰ中缓存的图像数据T1；将读取的DDR2缓存Ⅰ中缓存的图像数据T1通过LVDS信号转换芯片转换成Cameralink图像数据，并通过Cameralink接口输出；当读缓存触发信号R1通道的通道占用时间结束后，将读缓存触发信号R2变为低电平，并将产生的下降沿作为DDR2缓存Ⅱ的读使能信号，同时保持一通道占用时间，在读缓存触发信号R2低电平保持所述通道占用时间的过程中，FPGA芯片读取DDR2缓存Ⅱ中缓存的图像数据T2；将读取的DDR2缓存Ⅱ中缓存的图像数据T2通过LVDS信号转换芯片转换成Cameralink图像数据，并通过Cameralink接口输出；依次类推，读取DDR2缓存Ⅲ中缓存的图像数据T3,通过Cameralink接口输出；读取DDR2缓存Ⅳ中缓存的图像数据T4,通过Cameralink接口输出。在上述图像数据通道分时复用的采集方法中，在基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次提取出缓存的图像数据，并输出的过程中，四路读缓存触发信号R1、R2、R3和R4所保持的通道占用时间相同。在上述图像数据通道分时复用的采集方法中，还包括：将DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ、DDR2缓存Ⅳ、接口芯片A1、接口芯片A2、接口芯片A3、接口芯片A4和LVDS信号转换芯片分别与FPGA芯片连接；将数字后背H1通过同轴连接器B1与接口芯片A1连接，将数字后背H2通过同轴连接器B2与接口芯片A2连接，将数字后背H3通过同轴连接器B3与接口芯片A3连接，将数字后背H4通过同轴连接器B4与接口芯片A4连接；将Cameralink接口与LVDS信号转换芯片进行连接。在上述图像数据通道分时复用的采集方法中，各接口芯片将GSML信号转换成5对差分信号，接口芯片的差分输出端分别与FPGA芯片的差分管脚连接，通过FPGA芯片将串行数据转换并行数据。在上述图像数据通道分时复用的采集方法中，数字后背为：千兆多媒体串行链路接口的数字后背；同轴连接器为：千兆多媒体串行链路同轴连接器；接口芯片为：千兆多媒体串行链路接口芯片。相应的，本专利技术还公开了一种图像数据通道分时复用的采集系统，包括：FPGA芯片，用于接收曝光开始信号CC1，根据曝光开始信号CC1生成四路读缓存触发信号R1、R2、R3和R4，并将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4；以及，将接收到的图像数据T1、T2、T3和T4分别缓存至相对应的DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ；以及，根据传输完成信号E1、E2、E3和E4，产生读缓存开始信号S，并基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次读取出缓存的图像数据，并输出；数字后背H1，用于根据接收到的读缓存触发信号R1，开始曝光，得到图像数据T1；其中，图像数据T1中携带有用于指示图像数据T1输出完成的传输完成信号E1；数字后背H2，用于根据接收到的读缓存触发信号R1，开始曝光，得到图像数据T1；其中，图像数据T2中携带有用于指示图像数据T2输出完成的传输完成信号E2；数字后背H3，用于根据接收到的读缓存触发本文档来自技高网...

【技术保护点】
1.一种图像数据通道分时复用的采集方法，其特征在于，包括：/nFPGA芯片接收曝光开始信号CC1，根据曝光开始信号CC1生成四路读缓存触发信号R1、R2、R3和R4，并将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4；/n数字后背H1、H2、H3和H4根据接收到的相应的读缓存触发信号R1、R2、R3和R4，同时开始曝光，得到四个图像数据T1、T2、T3和T4；其中，图像数据T1、T2、T3和T4中分别携带有用于指示图像数据输出完成的传输完成信号E1、E2、E3和E4；/nFPGA芯片将接收到的图像数据T1、T2、T3和T4分别缓存至相对应的DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ；/nFPGA芯片根据传输完成信号E1、E2、E3和E4，产生读缓存开始信号S，并基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次读取出缓存的图像数据，并输出。/n

【技术特征摘要】
1.一种图像数据通道分时复用的采集方法，其特征在于，包括：
FPGA芯片接收曝光开始信号CC1，根据曝光开始信号CC1生成四路读缓存触发信号R1、R2、R3和R4，并将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4；
数字后背H1、H2、H3和H4根据接收到的相应的读缓存触发信号R1、R2、R3和R4，同时开始曝光，得到四个图像数据T1、T2、T3和T4；其中，图像数据T1、T2、T3和T4中分别携带有用于指示图像数据输出完成的传输完成信号E1、E2、E3和E4；
FPGA芯片将接收到的图像数据T1、T2、T3和T4分别缓存至相对应的DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ；
FPGA芯片根据传输完成信号E1、E2、E3和E4，产生读缓存开始信号S，并基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次读取出缓存的图像数据，并输出。


2.根据权利要求1所述的图像数据通道分时复用的采集方法，其特征在于，根据曝光开始信号CC1生成四路读缓存触发信号R1、R2、R3和R4，包括：
在曝光开始信号CC1的上升沿时刻，生成四路读缓存触发信号R1、R2、R3和R4；其中，在生成四路读缓存触发信号时，四路读缓存触发信号R1、R2、R3和R4同时变为高电平并保持；
将四路读缓存触发信号R1、R2、R3和R4产生的上升沿分别作为四个数字后背的曝光开始时间。


3.根据权利要求1所述的图像数据通道分时复用的采集方法，其特征在于，将四路读缓存触发信号R1、R2、R3和R4发送至对应的四个数字后背H1、H2、H3和H4，包括：
四路读缓存触发信号R1、R2、R3和R4分别通过四个接口芯片A1、A2、A3和A4、四个同轴连接器B1、B2、B3和B4发送至对应的四个数字后背H1、H2、H3和H4；其中，一个数字后背依次连接一个同轴连接器、一个接口芯片后接入FPGA芯片。


4.根据权利要求3所述的图像数据通道分时复用的采集方法，其特征在于，FPGA芯片根据传输完成信号E1、E2、E3和E4，产生读缓存开始信号S，包括：包括：
通过比较，确定传输完成信号E1、E2、E3和E4中最后完成传输的信号；
确定所述最后完成传输的信号的下降沿，并在所述最后完成传输的信号的下降沿时刻，产生读缓存开始信号S。


5.根据权利要求4所述的图像数据通道分时复用的采集方法，其特征在于，基于读缓存开始信号S，从DDR2缓存Ⅰ、DDR2缓存Ⅱ、DDR2缓存Ⅲ和DDR2缓存Ⅳ中依次读取出缓存的图像数据，并输出，包括：
在读缓存开始信号S的下降沿，将读缓存触发信号R1变为低电平，并将产生的下降沿作为DDR2缓存Ⅰ的读使能信号，同时保持一通道占用时间；
在读缓存触发信号R1低电平保持所述通道占用时间的过程中，FPGA芯片读取DDR2缓存Ⅰ中缓存的图像数据T1；
将读取的DDR2缓存Ⅰ中缓存的图像数据T1通过LVDS信号转换芯片转换成Cameralink图像数据，并通过Cameralink接口输出；
当读缓存触发信号R1通道的通道占用时间结束后，将读缓存触发信号R2变为低电平，并将产生的下降沿作为DDR2缓存Ⅱ的读使能信号，同时保持一通道占用时间，在读缓存触发信号R2低电平保持所述通道占用时间的过程中，FPGA芯片读取DDR2缓存Ⅱ中缓存的图像数据T2；将读取的DDR2缓存Ⅱ中缓存的图像数据T2通过LVDS信号转...

【专利技术属性】
技术研发人员：宋立国，刘秀，袁胜帮，钟灿，王洪民，王哲，
申请(专利权)人：北京空间机电研究所，
类型：发明
国别省市：北京;11