自举电路和功率芯片制造技术

本发明专利技术公开了一种自举电路和功率芯片。该自举电路包括自举电容、开关单元、开关控制单元和上拉单元；自举电容的第一极作为自举电路的电压参考端，自举电容的第二极与开关单元的第二端和上拉单元的第一端连接，并作为自举电路的电压输出端，开关单元的第一端作为自举电路的电压输入端，开关单元的控制端与开关控制单元的输出端和上拉单元的第二端连接，开关控制单元的输入端与第一电压输入端连接。自举电路可以提高自举电路的精确度，降低N型晶体管所在的功率芯片的功耗。另外，自举电路中可以避免设置肖特基二极管，从而可以避免将自举电路集成于功率芯片内时增加制作功率芯片的掩膜版，降低了制作功率芯片的成本。

【技术实现步骤摘要】
自举电路和功率芯片
本专利技术实施例涉及电源
，尤其涉及一种自举电路和功率芯片。
技术介绍
随着科学技术的发展，电源管理芯片的功率和集成化的要求越来越高。由于N型晶体管的电子迁移率比P型晶体管的电子迁移率高2-4倍，在大功率芯片中，可以采用N型晶体管作为功率器件的开关，以实现功率芯片在单位面积内功率较大，成本较低。在采用N型晶体管作为功率芯片高边(high-side)开关时，通常可以通过自举电路提高N型晶体管的栅极驱动电压控制晶体管的通断。图1为现有的一种自举电路的结构示意图。如图1所示，该自举电路包括肖特基二极管SD1和自举电容器Cp1，肖特基二极管SD1的阳极与N型晶体管的栅极驱动电源VCC连接，肖特基二极管SD1的阴极与自举电容器Cp1的第一极连接，并作为自举电路的输出端OUT与N型晶体管的栅极连接，自举电容器Cp1的第二极与功率器件中实现自举的N型晶体管的一个电极S1连接。在工作过程中，当功率器件中实现自举的N型晶体管的一个电极S1的电位为接地电位时，即自举电容器Cp1的第二极的电位为接地电位，N型晶体管的栅极驱动电源VCC通过肖特基二极管SD1给自举电容器Cp1充电，使得自举电容器Cp1的第一极电位(即自举电路的输出端OUT的电位)比自举电容器Cp1的第二极电位高Vcc-Vsd1_fwd，其中，Vcc为N型晶体管的栅极驱动电源VCC提供的电压信号，Vsd1_fwd为肖特基二极管SD1的正向导通压降，自举电路的输出端控制N型晶体管导通。当功率器件中实现自举的N型晶体管的一个电极S1的电位为高电平时，即自举电容器Cp1的第二极的电位为高电平时，自举电路的输出端OUT的电位由于自举电容器Cp1的自举作用变为Vd+Vcc-Vsd1_fwd，其中Vd为功率器件中实现自举的N型晶体管的一个电极S1的高电平电位。此时自举电路的输出端OUT的电位大于N型晶体管的栅极驱动电源VCC的电位，肖特基二极管SD1反向截止阻挡自举电路的输出端OUT的电位倒流至N型晶体管的栅极驱动电源VCC。由于自举电路包括肖特基二极管SD1，将其集成于功率芯片内时会增加工艺的层次，从而增加了制作功率芯片的掩膜版，进而增加了制作功率芯片的成本。而且，肖特基二极管SD1的导通压降比较大，在给自举电容器Cp1充电时，自举电路的输出端OUT的电位小于N型晶体管的栅极驱动电源VCC的电位，降低了N型晶体管的栅极驱动电压，同时使得其驱动的N型晶体管的内阻比较大，增加了功率芯片的功耗。
技术实现思路
本专利技术的目的是为了提供一种自举电路和功率芯片，提高自举电路提供给N型晶体管的驱动电压，降低自举电路集成至功率芯片的成本。本专利技术实施例提供了如下的技术方案：一种自举电路，包括自举电容、开关单元、开关控制单元和上拉单元；所述自举电容的第一极作为所述自举电路的电压参考端，所述自举电容的第二极与所述开关单元的第二端和所述上拉单元的第一端连接，并作为所述自举电路的电压输出端，所述开关单元的第一端作为所述自举电路的电压输入端，所述开关单元的控制端与所述开关控制单元的输出端和所述上拉单元的第二端连接，所述开关控制单元的输入端与第一电压输入端连接。可选地，所述开关单元包括类型相同的第一晶体管和第二晶体管；所述第一晶体管的第一极作为所述开关单元的第一端，所述第一晶体管的第二极与所述第二晶体管的第二极连接，所述第二晶体管的第一极作为所述开关单元的第二端，所述第一晶体管的栅极和所述第二晶体管的栅极连接，并作为所述开关单元的控制端；其中所述第一晶体管的第二极和所述第二晶体管的第二极的电极极性相同。可选地，所述开关控制单元包括脉冲宽度调制信号产生单元和第三晶体管；所述上拉单元包括第一电阻；所述脉冲宽度调制信号产生单元的输出端与所述第三晶体管的栅极连接，所述第三晶体管的第一极作为所述开关控制单元的输入端，所述第三晶体管的第二极作为所述开关控制单元的输出端，所述脉冲宽度调制信号产生单元用于输出脉冲宽度调制信号，控制所述第三晶体管的导通或关断；所述第一电阻的第一极作为所述上拉单元的第一端，所述第一电阻的第二极作为所述上拉单元的第二端。可选地，在同一周期内，所述自举电路的电压参考端提供的参考电压的上升沿滞后于所述脉冲宽度调制信号控制所述第三晶体管关断的信号沿，所述脉冲宽度调制信号控制所述第三晶体管导通的信号沿滞后于所述电压参考端提供的参考电压的下降沿。可选地，所述第一晶体管和所述第二晶体管为P型晶体管，所述第一电压输入端为接地端。第二方面，本专利技术实施例还提供了一种功率芯片，包括驱动电路、斩波电路和本专利技术任意实施例提供的自举电路；所述驱动电路的输入端与所述自举电路的电压输出端连接，所述驱动电路的输出端与所述斩波电路的控制端连接，所述斩波电路的第一输入端与第二电压输入端连接，所述斩波电路的第二输入端与第三电压输入端连接，所述斩波电路的输出端作为所述功率芯片的输出端。可选地，所述斩波电路包括第四晶体管、第五晶体管、第一电感和第一电容；所述第四晶体管的第一极作为所述斩波电路的第一输入端，所述第四晶体管的第二极与所述第五晶体管的第一极和所述第一电感的第一极连接，所述第四晶体管的栅极作为所述斩波电路的第一控制端，所述第五晶体管的栅极作为所述斩波电路的第二控制端，所述第五晶体管的第二极作为所述斩波电路的第二输入端，所述第一电感的第二极与所述第一电容的第一极连接，并作为所述功率芯片的输出端，所述第一电容的第二极与所述第三电压输入端连接。可选地，所述斩波电路包括第六晶体管、第七晶体管、第二电感和第二电容；所述第六晶体管的栅极作为所述斩波电路的第一控制端，所述第六晶体管的第一极与所述第二电容的第一极连接，并作为所述功率芯片的输出端，所述第六晶体管的第二极与所述第二电感的第二极和所述第七晶体管的第一极连接，所述第二电感的第一极作为所述斩波电路的第一输入端，所述第七晶体管的栅极作为所述斩波电路的第二控制端，所述第七晶体管的第二极作为所述斩波电路的第二输入端，所述第二电容的第二极与所述第三电压输入端连接。可选地，所述驱动电路包括控制单元、第一驱动单元和第二驱动单元，所述控制单元的第一输出端与所述第一驱动单元的输入端连接，所述控制单元的第二输出端与所述第二驱动单元的输入端连接，所述第一驱动单元的输出端与所述斩波电路的第一控制端连接，所述第二驱动单元的输出端与所述斩波电路的第二控制端连接。可选地，所述自举电路中的开关控制单元包括脉冲宽度调制信号产生单元；所述脉冲宽度调制信号产生单元包括延迟子单元和与逻辑子单元；所述延迟子单元的输入端与所述第二驱动单元的输出端连接，所述延迟子单元的输出端与所述与逻辑子单元的第一输入端连接，所述与逻辑子单元的第二输入端与所述控制单元的第二输出端连接，所述与逻辑子单元的输出端作为所述脉冲宽度调制信号产生单元的输出端。本专利技术实施例的技术方案，通过在自举电路中设置开关单元，并通过开关控制单元控制开关单元的导通或关断。由于开关单元的导通压降很低，在开关单元导通时，自举本文档来自技高网...

【技术保护点】
1.一种自举电路，其特征在于，包括自举电容、开关单元、开关控制单元和上拉单元；/n所述自举电容的第一极作为所述自举电路的电压参考端，所述自举电容的第二极与所述开关单元的第二端和所述上拉单元的第一端连接，并作为所述自举电路的电压输出端，所述开关单元的第一端作为所述自举电路的电压输入端，所述开关单元的控制端与所述开关控制单元的输出端和所述上拉单元的第二端连接，所述开关控制单元的输入端与第一电压输入端连接。/n

【技术特征摘要】
1.一种自举电路，其特征在于，包括自举电容、开关单元、开关控制单元和上拉单元；
所述自举电容的第一极作为所述自举电路的电压参考端，所述自举电容的第二极与所述开关单元的第二端和所述上拉单元的第一端连接，并作为所述自举电路的电压输出端，所述开关单元的第一端作为所述自举电路的电压输入端，所述开关单元的控制端与所述开关控制单元的输出端和所述上拉单元的第二端连接，所述开关控制单元的输入端与第一电压输入端连接。


2.根据权利要求1所述的自举电路，其特征在于，所述开关单元包括类型相同的第一晶体管和第二晶体管；
所述第一晶体管的第一极作为所述开关单元的第一端，所述第一晶体管的第二极与所述第二晶体管的第二极连接，所述第二晶体管的第一极作为所述开关单元的第二端，所述第一晶体管的栅极和所述第二晶体管的栅极连接，并作为所述开关单元的控制端；其中所述第一晶体管的第二极和所述第二晶体管的第二极的电极极性相同。


3.根据权利要求2所述的自举电路，其特征在于，所述开关控制单元包括脉冲宽度调制信号产生单元和第三晶体管；所述上拉单元包括第一电阻；
所述脉冲宽度调制信号产生单元的输出端与所述第三晶体管的栅极连接，所述第三晶体管的第一极作为所述开关控制单元的输入端，所述第三晶体管的第二极作为所述开关控制单元的输出端，所述脉冲宽度调制信号产生单元用于输出脉冲宽度调制信号，控制所述第三晶体管的导通或关断；
所述第一电阻的第一极作为所述上拉单元的第一端，所述第一电阻的第二极作为所述上拉单元的第二端。


4.根据权利要求3所述的自举电路，其特征在于，在同一周期内，所述自举电路的电压参考端提供的参考电压的上升沿滞后于所述脉冲宽度调制信号控制所述第三晶体管关断的信号沿，所述脉冲宽度调制信号控制所述第三晶体管导通的信号沿滞后于所述电压参考端提供的参考电压的下降沿。


5.根据权利要求2所述的自举电路，其特征在于，所述第一晶体管和所述第二晶体管为P型晶体管，所述第一电压输入端为接地端。


6.一种功率芯片，其特征在于，包括驱动电路、斩波电路和权利要求1-5任一项所述的自举电路；
所述驱动电路的输入端与所述自举电路的电压输出端连接，所述驱动电路的输出端与所述斩波电路的控制端连接，所述斩...

【专利技术属性】
技术研发人员：龚坤林，
申请(专利权)人：苏州赛芯电子科技有限公司，
类型：发明
国别省市：江苏;32