包括可变电阻层的半导体存储器件制造技术

本发明专利技术构思涉及一种包括可变电阻层的半导体存储器件。该半导体存储器件包括堆叠结构，该堆叠结构包括交替且重复堆叠的多个绝缘层和多个互连层。柱结构设置在堆叠结构的侧表面上。柱结构包括绝缘柱和可变电阻层，可变电阻层设置在绝缘柱上并位于绝缘柱和堆叠结构之间。沟道层设置在可变电阻层上并位于可变电阻层和堆叠结构之间。栅电介质层设置在沟道层上并位于所述多个互连层和沟道层之间。沟道层设置在可变电阻层和栅电介质层之间。

【技术实现步骤摘要】
包括可变电阻层的半导体存储器件
与示例性实施方式一致的器件和方法涉及具有可变电阻层的半导体存储器件、操作该器件的方法和形成该器件的方法。
技术介绍
已经开发了使用堆叠结构的技术以增加半导体存储器件的集成密度。沟道柱被设置为延伸穿过堆叠结构。沟道柱包括存储层。然而，存储层的物理和化学配置直接影响半导体存储器件的高集成密度、功耗和操作速度。
技术实现思路
本专利技术构思的示例性实施方式旨在提供有利于高集成密度并呈现低功耗的半导体存储器件、操作该器件的方法和形成该器件的方法。根据本专利技术构思的一示例性实施方式，一种半导体存储器件包括堆叠结构，该堆叠结构包括交替且重复堆叠的多个绝缘层和多个互连层。柱结构设置在堆叠结构的侧表面上。柱结构包括绝缘柱和可变电阻层，可变电阻层设置在绝缘柱上并位于绝缘柱和堆叠结构之间。沟道层设置在可变电阻层上并位于可变电阻层和堆叠结构之间。栅电介质层设置在沟道层上并位于所述多个互连层和沟道层之间。沟道层设置在可变电阻层和栅电介质层之间。根据本专利技术构思的一示例性实施方式，一种半导体存储器件包括第一堆叠结构和第二堆叠结构，第一堆叠结构和第二堆叠结构每个包括交替且重复堆叠的多个绝缘层和多个互连层。隔离绝缘层设置在第一堆叠结构和第二堆叠结构之间。柱结构设置在第一堆叠结构和第二堆叠结构之间，并构造为延伸穿过隔离绝缘层。柱结构包括绝缘柱和第一可变电阻层，第一可变电阻层设置在绝缘柱上并位于绝缘柱和第一堆叠结构之间。第二可变电阻层设置在绝缘柱上并位于绝缘柱和第二堆叠结构之间。第一沟道层设置在第一可变电阻层上并位于第一可变电阻层和第一堆叠结构之间。第二沟道层设置在第二可变电阻层上并位于第二可变电阻层和第二堆叠结构之间。第一栅电介质层设置在第一沟道层上并位于第一沟道层和第一堆叠结构之间。第二栅电介质层设置在第二沟道层上并位于第二沟道层和第二堆叠结构之间。根据本专利技术构思的一示例性实施方式，提供了一种半导体存储器件，其包括堆叠结构，该堆叠结构包括交替且重复堆叠的多个绝缘层和多个互连层。柱结构被构造为在垂直方向上延伸穿过堆叠结构。隔离绝缘层被构造为与堆叠结构和柱结构相交，并在垂直方向上延伸穿过堆叠结构和柱结构。柱结构包括绝缘柱和可变电阻层，可变电阻层设置在绝缘柱上并位于绝缘柱和堆叠结构之间。沟道层设置在可变电阻层上并位于可变电阻层和堆叠结构之间。栅电介质层设置在沟道层上并位于所述多个互连层和沟道层之间。沟道层设置在可变电阻层和栅电介质层之间。根据本专利技术构思的一示例性实施方式，一种半导体存储器件包括堆叠结构，该堆叠结构包括交替且重复堆叠的多个绝缘层和多个互连层。隔离绝缘层被构造为与堆叠结构相交并在垂直方向上延伸穿过堆叠结构。柱结构被构造为与隔离绝缘层相交并在垂直方向上延伸穿过堆叠结构和隔离绝缘层。柱结构包括绝缘柱和构造为围绕绝缘柱的侧表面的可变电阻层。沟道层被构造为围绕可变电阻层的侧表面。栅电介质层被构造为围绕沟道层的侧表面。沟道层设置在可变电阻层和栅电介质层之间。根据本专利技术构思的一示例性实施方式，一种半导体存储器件包括堆叠结构，该堆叠结构包括交替且重复堆叠的多个绝缘层和多个存储层。栅结构设置在堆叠结构的侧表面上。所述多个存储层中的每个包括沟道层和构造为接触沟道层的可变电阻层。附图说明图1是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的透视图。图2是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的俯视图。图3是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的剖视图。图4是根据本专利技术构思的一示例性实施方式的图3的一部分的剖视图。图5是根据本专利技术构思的一示例性实施方式的图4的一些部件的透视图。图6是示出根据本专利技术构思的一示例性实施方式的操作半导体存储器件的方法的局部剖视图和等效电路图。图7和图8是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的俯视图。图9至图11是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的剖视图。图12是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的俯视图。图13和图14是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的剖视图。图15是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的俯视图。图16是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的剖视图。图17和图18是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的剖视图。图19是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的透视图。图20是根据本专利技术构思的一示例性实施方式的图19的一些部件的透视图。图21至图26是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的剖视图。图27、图28、图31至图33、图35至图37和图39至图43是示出根据本专利技术构思的一示例性实施方式的形成半导体存储器件的方法的剖视图。图29、图30、图34、图38是示出根据本专利技术构思的示例性实施方式的形成半导体存储器件的方法的俯视图。具体实施方式图1是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的透视图。根据该示例性实施方式的半导体存储器件可以包括非易失性存储器，诸如具有分立(split)单元结构的垂直NAND(VNAND)或具有分立单元结构的三维(3D)闪存。参照图1，半导体存储器件可以包括衬底21、第一绝缘层23、多个堆叠结构30、多个柱结构40、源插塞61、位插塞63、源线65和位线67。多个堆叠结构30中的每个可以包括交替且重复堆叠的多个绝缘层33和多个互连层W1至Wn。例如，交替的绝缘层33和互连层W1至Wn可以在Z方向上布置。图2是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的俯视图。参照图2，半导体存储器件可以包括多个堆叠结构30、多个柱结构40和隔离绝缘层48。多个堆叠结构30可以包括第一堆叠结构30A和第二堆叠结构30B。第一堆叠结构30A和第二堆叠结构30B可以在X方向上布置。多个柱结构40中的每个可以包括第一栅电介质层42A和第二栅电介质层42B、第一沟道层43A和第二沟道层43B、第一可变电阻层44A和第二可变电阻层44B以及绝缘柱45。在图2所示的示例性实施方式中，第一栅电介质层42A和第二栅电介质层42B分别在X方向上直接设置在第一沟道层43A和第二沟道层43B上。第一可变电阻层44A和第二可变电阻层44B分别在X方向上直接设置在第一沟道层43A和第二沟道层43B上。第一可变电阻层44A和第二可变电阻层44B也在X方向上直接设置在绝缘柱45上。多个柱结构40在X方向上设置在相邻的堆叠结构30之间，并且隔离绝缘层48(例如，在Y方向上)设置在相邻的柱结构40之间。图3是示出根据本专利技术构思的一示例性实施方式的半导体存储器件的剖视图。图4是图3的一部分的剖视图。图5是图4的一些部件的透视图。参照图3，半导体存储器件可以包括衬底21、本文档来自技高网...

【技术保护点】
1.一种半导体存储器件，包括：/n堆叠结构，包括交替且重复堆叠的多个绝缘层和多个互连层；以及/n柱结构，设置在所述堆叠结构的侧表面上，/n其中所述柱结构包括：/n绝缘柱；/n可变电阻层，设置在所述绝缘柱上并且位于所述绝缘柱和所述堆叠结构之间；/n沟道层，设置在所述可变电阻层上并且位于所述可变电阻层和所述堆叠结构之间；和/n栅电介质层，设置在所述沟道层上并且位于所述多个互连层和所述沟道层之间，/n其中所述沟道层设置在所述可变电阻层和所述栅电介质层之间。/n

【技术特征摘要】
20190426 KR 10-2019-00489811.一种半导体存储器件，包括：
堆叠结构，包括交替且重复堆叠的多个绝缘层和多个互连层；以及
柱结构，设置在所述堆叠结构的侧表面上，
其中所述柱结构包括：
绝缘柱；
可变电阻层，设置在所述绝缘柱上并且位于所述绝缘柱和所述堆叠结构之间；
沟道层，设置在所述可变电阻层上并且位于所述可变电阻层和所述堆叠结构之间；和
栅电介质层，设置在所述沟道层上并且位于所述多个互连层和所述沟道层之间，
其中所述沟道层设置在所述可变电阻层和所述栅电介质层之间。


2.根据权利要求1所述的半导体存储器件，其中所述可变电阻层包括选自由以下构成的组的至少一种化合物：NiO、CuO、CoO、Fe2O3、HfO、TiO2、Ta2O5、Nb2O5、SrTiO3(STO)、SrZrO3、AlO、SiO、SiN、镧锶锰氧化物(LSMO)、镧钙锰氧化物(LCMO)、镨钙锰氧化物(PCMO)、镨镧钙锰氧化物(PLCMO)、钇钡铜氧化物(YBCO)、铋锶钙铜氧化物(BSCCO)、Bi:SrTiO3、Cr:SrTiO3、HfSiO、AlSiO、钨氧化物(WO)、莫特、GeSbTe、掺碳(C)的GeSbTe、掺氮(N)的GeSbTe、SnSbTe、GeAsTe、GeSbSe、GeTe-Sb2Te3、Zr60Al15Ni25和Fe-Co-B-Si-Nb。


3.根据权利要求1所述的半导体存储器件，其中所述可变电阻层与所述沟道层直接接触。


4.根据权利要求1所述的半导体存储器件，其中所述沟道层包括多晶硅。


5.根据权利要求1所述的半导体存储器件，还包括连接到所述沟道层的第一端的位线。


6.根据权利要求1所述的半导体存储器件，还包括连接到所述沟道层的第二端的源线。


7.根据权利要求1所述的半导体存储器件，其中所述栅电介质层与所述多个互连层和所述沟道层直接接触。


8.一种半导体存储器件，包括：
第一堆叠结构和第二堆叠结构，所述第一堆叠结构和所述第二堆叠结构每个包括交替且重复堆叠的多个绝缘层和多个互连层；
隔离绝缘层，设置在所述第一堆叠结构和所述第二堆叠结构之间；以及
柱结构，设置在所述第一堆叠结构和所述第二堆叠结构之间，并且构造为延伸穿过所述隔离绝缘层，
其中所述柱结构包括：
绝缘柱；
第一可变电阻层，设置在所述绝缘柱上并且位于所述绝缘柱和所述第一堆叠结构之间；
第二可变电阻层，设置在所述绝缘柱上并且位于所述绝缘柱和所述第二堆叠结构之间；
第一沟道层，设置在所述第一可变电阻层上并且位于所述第一可变电阻层和所述第一堆叠结构之间；
第二沟道层，设置在所述第二可变电阻...

【专利技术属性】
技术研发人员：李炅奂，金容锡，金森宏治，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR