集成电路封装及其形成方法技术

本发明专利技术实施例提供集成电路封装及其形成方法。一种集成电路封装包括集成电路结构、第一管芯堆叠及虚设管芯。第一管芯堆叠包括多个第一管芯结构且在第一管芯堆叠的第一侧处结合到集成电路结构。虚设管芯包括多个衬底穿孔，位于第一管芯堆叠旁边且在第一管芯堆叠的第一侧处电连接到集成电路结构。在一些实施例中，虚设管芯的衬底穿孔的高度与第一管芯堆叠的高度相同。

Integrated circuit package and its forming method

【技术实现步骤摘要】
集成电路封装及其形成方法
本专利技术实施例是涉及集成电路封装及其形成方法。
技术介绍
近年来，由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度持续提高，半导体行业已经历了快速成长。在很大程度上来说，集成密度的这种提高归因于最小特征大小(minimumfeaturesize)的连续减小，这使得能够在给定区域中集成有更多组件。这些较小的电子组件也需要与先前的封装相比占用较小面积的较小的封装。半导体的封装类型的实例包括四方扁平封装(quadflatpack，QFP)、引脚栅阵列(pingridarray，PGA)、球栅阵列(ballgridarray，BGA)、倒装芯片(flipchip，FC)、三维集成电路(three-dimensionalintegratedcircuit，3DIC)封装、晶片级封装(waferlevelpackage，WLP)以及叠层封装(packageonpackage，PoP)器件。一些3DIC是通过在半导体晶片级上在芯片之上放置芯片制备而成。3DIC提供提高的集成密度及其他优点，例如更快的速度本文档来自技高网...

【技术保护点】
1.一种集成电路封装，包括：/n集成电路结构；/n第一管芯堆叠，包括多个第一管芯结构且在所述第一管芯堆叠的第一侧处结合到所述集成电路结构；以及/n虚设管芯，包括多个衬底穿孔，位于所述第一管芯堆叠旁边且在所述第一管芯堆叠的所述第一侧处电连接到所述集成电路结构，其中所述虚设管芯的所述衬底穿孔的高度与所述第一管芯堆叠的高度相同。/n

【技术特征摘要】
20190429 US 16/398,1591.一种集成电路封装，包括：
集成电路结构；
第一管芯堆叠，包括多个第一管芯结构且在所述第一管芯堆叠的第一侧处结...

【专利技术属性】
技术研发人员：胡致嘉，陈明发，叶松峯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71