【技术实现步骤摘要】
内埋元件封装结构及其制造方法
本专利技术是有关于一种元件封装结构及其制造方法，且特别是有关于一种内埋元件封装结构及其制造方法。
技术介绍
在系统级封装结构中，将半导体芯片埋入封装基板中的内埋元件技术(SemiconductorEmbeddedinSUBstrate，简称SESUB)，因为具有降低封装基板产品受到噪声干扰及产品尺寸减小的优点，近年来已成为本领域制造商的研发重点。为了提高生产的良率，内埋元件必须固定在线路基板的介电结构内，以利于后续制作的图案化导电层能与内埋元件电性连接。然而，当内埋元件因翘曲而变形，位于翘曲表面上的电性接垫将无法在同一高度上，因而增加后续导电通孔制程的难度及降低制程的良率。
技术实现思路
本专利技术是有关于一种内埋元件封装结构及其制造方法，可避免喷砂制程对内埋元件产生的伤害，并可提高内埋元件封装制程的良率。根据本专利技术的一方面，提出一种内埋元件封装结构，其包括一介电结构以及一元件。元件内埋于介电结构中并设有多个导电柱，该多个导电柱自介电结构的一上表面露出且分...
【技术保护点】
1.一种内埋元件封装结构，包括：/n一介电结构；以及/n一元件，内埋于该介电结构中并设有多个导电柱，该多个导电柱自该介电结构的一上表面露出且分别具有一第一厚度及一第二厚度，该第一厚度不等于该第二厚度。/n
【技术特征摘要】
20190429 US 16/397,5391.一种内埋元件封装结构，包括：
一介电结构；以及
一元件，内埋于该介电结构中并设有多个导电柱，该多个导电柱自该介电结构的一上表面露出且分别具有一第一厚度及一第二厚度，该第一厚度不等于该第二厚度。
2.如权利要求1所述的封装结构，其特征在于，该元件具有一翘曲量介于10至25微米之间。
3.如权利要求1所述的封装结构，其特征在于，该元件设有一重布线层以及一绝缘层，该重布线层设置于该绝缘层上，且该重布线层具有多个电性接垫，该多个导电柱设置于该多个电性接垫上。
4.如权利要求1所述的封装结构，其特征在于，该第一厚度与该第二厚度相差至少10微米。
5.如权利要求1所述的封装结构，其特征在于，该第一厚度及该第二厚度至少大于3微米。
6.如权利要求1所述的封装结构，其特征在于，该多个导电柱的上表面切齐该介电结构的该上表面，且该多个导电柱的下表面位于不同高度的水平上。
7.如权利要求1所述的封装结构，其特征在于，该多个导电柱具有一第一侧边以及一第二侧边，该第一侧边的长度不等于该第二侧边的长度。
8.如权利要求1所述的封装结构，更包括一导电层，覆盖该介电结构，并与该多个导电柱电性连接。
9.如权利要求1所述的封装结构，其特征在于，该多个导电柱各自具有一中心线，该中心线相对于垂直线具有一第一倾斜角以及一第二倾斜角，该第一倾斜角不等于该第二倾斜角。
10.一种内埋元件封装结构，包括：
一介电结构；以及
一元件，内埋于该介电结构中并设有多个导电柱，该多个导电柱各自具有一中心线，该中心线相对于垂直线具有一第一倾斜角以及一第二倾斜角，该第一倾斜角不等于该第二倾斜角。
11.如权利要求10所述的封装结构，其特征在于，...
【专利技术属性】
技术研发人员：廖玉茹，陈建泛，王建皓，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。