一种半导体结构及其制备方法技术

本发明专利技术实施例涉及晶片封装技术领域，公开了一种半导体结构及其制备方法。本发明专利技术中，半导体结构包括：包含有电连接层的基底，设置在所述基底上的导电垫，所述导电垫与所述电连接层电性连接，所述导电垫内设置有沟槽，所述沟槽将所述导电垫分隔为用于测试的第一区域、以及用于电连接的第二区域。本发明专利技术还提供了一种半导体结构的制备方法。本发明专利技术提供的半导体结构及其制备方法，能够提高芯片的良率与稳定性。

【技术实现步骤摘要】
一种半导体结构及其制备方法
本专利技术实施例涉及晶片封装
，特别涉及一种半导体结构及其制备方法。
技术介绍
在半导体工艺的集成度提高及尺寸缩小的情况下，其工艺的复杂度及困难度也越来越高，为了提高芯片的良率与稳定性，在芯片(die)制作完成后，通常需要利用探针(testprobe)来对芯片上的导电垫来进行测试(probing)步骤，并且导电垫会被接触多次。首先，进行测试的探针会以高速施加适当的力量于芯片的导电垫上，确保探针碰触到导电垫，然后再进行电性测试。为了确保探针有实际碰触到导电垫，探针会多次与导电垫进行接触，最终于导电垫的表面形成破坏性的损坏。例如，就存储器产品而言，为了提更产品的成品率，通常会预留多个备用电路单元(redundantcell)，以便进行修复之用。在存储器初步完成时，会先经由探针测试，检测出坏的或是较差的电路单元，将这些坏的或是较差的电路单元进行激光修复(laserrepair)，使其连至预留的备用电路单元，然后再进行探针电性测试。如此，存储器便会经过一次以上的探针电性测试，导致导电垫产生刮伤与微尘问题。专利技本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：包含有电连接层的基底，设置在所述基底上的导电垫，所述导电垫与所述电连接层电性连接，所述导电垫内设置有沟槽，所述沟槽将所述导电垫分隔为用于测试的第一区域、以及用于电连接的第二区域。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：包含有电连接层的基底，设置在所述基底上的导电垫，所述导电垫与所述电连接层电性连接，所述导电垫内设置有沟槽，所述沟槽将所述导电垫分隔为用于测试的第一区域、以及用于电连接的第二区域。


2.根据权利要求1所述的半导体结构，其特征在于，所述基底内设置有露出所述电连接层的导通孔，所述导电垫包括位于所述基底表面的导电层、以及位于所述导通孔内的连接部，所述导电层经由所述连接部与所述电连接层电性连接。


3.根据权利要求2所述的半导体结构，其特征在于，所述沟槽与所述导通孔在所述基底上的正投影至少部分重合。


4.根据权利要求3所述的半导体结构，其特征在于，所述沟槽贯穿所述导电层和所述连接部。


5.根据权利要求2所述的半导体结构，其特征在于，所述沟槽与所述导通孔在所述基底上的正投影相互间隔设置。


6.根据权利要求2所述的半导体结构，其特征在于，在垂直于所述基底表面的方向上，所述沟槽的深度小于所述导电层的厚度。


7.根据权利要求1所述的半导体结构，其特征在于，在垂直于所述第一区域指向所述第二区域的方向上，所述沟槽的长度小于所述导电层的长度。


8.根据权利要求1所述的半导体结构，其特征在于，所述基底上还设置有介电层，所述导电层的数量为多个，所述介电层设置在多个所述导电层之间、以电性绝缘多个所述导电层。


9.根据权利要求1所述的半导体结构，其特征在于，所...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34