一种导通均匀性高的半导体功率器件制造技术

本发明专利技术涉及一种导通均匀性高的半导体功率器件，包括由多个IGBT元胞形成的芯片本体及芯片本体表面的栅极总线，栅极总线包括设置于芯片本体外围的环状栅极总线、位于环状栅极总线内且两端分别与环状栅极总线连接的至少一条条状栅极总线，多个条状栅极总线中至少一个条状栅极总线上设置有至少两个栅极焊盘，环状栅极总线的表面设有环状的且由金属材料制成的栅极流道，栅极总线由多晶硅材料制成，栅极总线与IGBT元胞内的多晶硅栅极连接。本发明专利技术的导通均匀性高的半导体功率器件，通过双栅极焊盘和栅极总线的设置使得各元胞内栅极导通更均匀。

【技术实现步骤摘要】
一种导通均匀性高的半导体功率器件
本专利技术涉及一种半导体功率器件，尤其涉及一种导通均匀性高的半导体功率器件。
技术介绍
绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，以下简称IGBT)是一种把金属氧化物半导体场效应晶体管(MOSFET)和双极结型晶体管(BJT)结合起来的达灵顿结构的半导体功率电力电子器件，具有电压控制、输入阻抗大、驱动功率小、导通电阻小、开关损耗低及工作频率高等特性，是比较理想的半导体功率开关器件，开关频率在10-300KHZ之间，有着广阔的发展和应用前景。随着功率器件的发展，功率器件的承载电流能力越来越大，开关频率也逐步向高频发展以减小后端无源器件的体积来适应小型化、高密度的趋势。而传统的引线键合封装技术由于自身封装电阻高、封装寄生电感(包括栅极寄生电感等)和封装热阻高的问题，阻碍了器件厂家改进制造工艺提升硅片性能的努力。资料显示在一些极端情况下封装电阻已经高于硅片的结电阻。细细的键合引线无法承受更大的电流，使用更粗的物体连接便可以解决封装电阻的问题。目前常见的技术是桥夹技术(clipbond)，金属桥拥有比金属线更宽的截面积，因此电阻更低，能通过更大的导通电流，也改善了导热能力和热应力。将引线更换为桥夹之后，传统的封装也能在一定程度上适应更高性能器件。目前，在大电流大面积的IGBT芯片中往往采用桥夹技术。引线键合技术是通过多条引线将外部信号传入到芯片发射极焊盘上，因此，发射极焊盘可以由多块组成，其间隔处可以排布栅极总线，从而器件的均匀导通性更好。而桥夹技术则要求发射极焊盘为一个整体，不可分隔。桥夹技术应用整体铜块连接IGBT的发射极与外部框架以获得更小的电阻，能通过更大的导通电流，以及更好的导热能力。同时，随着半导体材料和生产工艺的不断进步，IGBT芯片的电流密度、击穿电压和工作频率不断增大，与此同时对于芯片可靠性的要求也不断的提高。当IGBT芯片面积较小，即芯片电流等级较小时，对于均匀导通性要求不高。但是对于大面积的电流较大的芯片，必须使各个元胞上的栅极均匀导通。IGBT器件是由多个元胞并联组成的。IGBT器件在开通时，外电路的栅极信号首先加到栅极焊盘上，然后通过栅极总线传入到芯片内各个元胞的多晶硅栅极上，通过多晶硅栅极控制着每个元胞的开启。由于同一个IGBT芯片内部的每一个元胞离栅极焊盘的距离不完全相等，而多晶硅上存在一定的压降，因此，离栅极焊盘的距离的不同将导致每个元胞的开启不同步，即开启速度不一致。离栅极焊盘较近的元胞导通较快，离栅极焊盘较远的元胞导通较慢，这会对器件的可靠性造成隐患。尤其是在大电流大面积的芯片中，这种影响更为显著。同时，桥夹技术的应用要求发射极焊盘为一个整体，其内部不可以排布栅极流道，从而导致芯片内各个元胞的开启速度不一致，使得器件的均匀导通性更差，甚至可靠性问题更加严重。有鉴于上述的缺陷，本设计人，积极加以研究创新，以期创设一种新型结构的导通均匀性高的半导体功率器件，使其更具有产业上的利用价值。
技术实现思路
为解决上述技术问题，本专利技术的目的是提供一种导通均匀性高的半导体功率器件。本专利技术的导通均匀性高的半导体功率器件，包括由多个IGBT元胞形成的芯片本体及芯片本体表面的栅极总线，所述栅极总线包括设置于所述芯片本体外围的环状栅极总线、位于环状栅极总线内且两端分别与环状栅极总线连接的至少一条条状栅极总线，多个条状栅极总线中至少一个条状栅极总线上设置有至少两个栅极焊盘，环状栅极总线的表面设有环状的且由金属材料制成的栅极流道，所述栅极总线由多晶硅材料制成，栅极总线与IGBT元胞内的多晶硅栅极连接。进一步的，本专利技术的导通均匀性高的半导体功率器件，所述环状栅极总线内设有位于芯片本体表面的H型桥夹，H型桥夹为由金属材料一体成型。进一步的，本专利技术的导通均匀性高的半导体功率器件，H型桥夹包括对称设置的金属块及连接两个金属块的连接桥，所述栅极焊盘的数目为两个，两个栅极焊盘分别设置于连接桥的两侧。进一步的，本专利技术的导通均匀性高的半导体功率器件，所述条状栅极总线的数目为三条，所述栅极焊盘的数目为两个。进一步的，本专利技术的导通均匀性高的半导体功率器件，所述H型桥夹由铜材料制成。借由上述方案，本专利技术至少具有以下优点：本专利技术的导通均匀性高的半导体功率器件，栅极焊盘通过栅极总线与IGBT芯片内所有元胞的多晶硅栅极相连接，栅极流道设置在芯片外围并形成环状，栅极流道由IGBT器件正表面的金属层构成。栅极流道与发射极焊盘金属不相连。环状栅极总线设置在芯片外围并形成环状，环状栅极总线引出至少一条条状栅极总线。栅极总线是由多晶硅构成的，由于多晶硅上的电阻较大，外部栅极控制信号若直接通过栅极总线来传输到各个元胞的多晶硅栅极上，则会导致极大的栅极电阻，器件开启速度慢，功耗大。因此，在最外围的栅极总线表面设置一圈由金属材料如铝制成的栅极流道，金属的电阻小，外部栅极信号在金属上传播得更快，进而使栅极信号导通更均匀。综上所述，本专利技术的导通均匀性高的半导体功率器件通过栅极总线和双栅极焊盘的设置使得各元胞内栅极导通更均匀。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，并可依照说明书的内容予以实施，以下以本专利技术的较佳实施例并配合附图详细说明如后。附图说明图1是现有的半导体功率器件的版图布局图；图2是具有一条条状栅极总线的半导体功率器件的版图布局图；图3是具有三条条状栅极总线的栅极总线布局图；图4是具有三条条状栅极总线的半导体功率器件的版图布局图；图5是具有三条条状栅极总前及H型桥夹的半导体功率器件的版图布局图。图中，芯片本体为1，栅极总线为2，环状栅极总线为201，条状栅极总线为202，栅极焊盘为3，栅极流道为4，发射极焊盘为5，H型桥夹为6，金属块为601，连接桥为602。具体实施方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。实施例一：参见图2，本实施例的导通均匀性高的半导体功率器件包括由多个IGBT元胞形成的芯片本体1及芯片本体表面的栅极总线2，栅极总线包括设置于芯片本体外围的环状栅极总线201、位于环状栅极总线内且两端分别与环状栅极总线连接的一条条状栅极总线202，条状栅极总线上设置有两个栅极焊盘3，环状栅极总线的表面设有环状的且由金属材料制成的栅极流道4(图中未示出)，栅极总线由多晶硅材料制成，栅极总线与IGBT元胞内的多晶硅栅极连接。环状栅极总线内设有位于芯片本体表面的H型桥夹6，H型桥夹为由金属材料一体成型。H型桥夹包括对称设置的金属块601及连接两个金属块的连接桥602，栅极焊盘的数目为两个，两个栅极焊盘分别设置于连接桥的两侧。本实施例的导通均匀性高的半导体功率器件，栅极焊盘通过栅极总线和栅极流道与IGBT芯片内所有元胞的多晶硅栅极相连接，栅极流道设置在芯片外围并形成环状，栅极本文档来自技高网...

【技术保护点】
1.一种导通均匀性高的半导体功率器件，包括由多个IGBT元胞形成的芯片本体(1)及芯片本体表面的栅极总线(2)，其特征在于：所述栅极总线包括设置于所述芯片本体外围的环状栅极总线(201)、位于环状栅极总线内且两端分别与环状栅极总线连接的至少一条条状栅极总线(202)，多个条状栅极总线中至少一个条状栅极总线上设置有至少两个栅极焊盘(3)，环状栅极总线的表面设有环状的且由金属材料制成的栅极流道(4)，所述栅极总线由多晶硅材料制成，栅极总线与IGBT元胞内的多晶硅栅极连接。/n

【技术特征摘要】
1.一种导通均匀性高的半导体功率器件，包括由多个IGBT元胞形成的芯片本体(1)及芯片本体表面的栅极总线(2)，其特征在于：所述栅极总线包括设置于所述芯片本体外围的环状栅极总线(201)、位于环状栅极总线内且两端分别与环状栅极总线连接的至少一条条状栅极总线(202)，多个条状栅极总线中至少一个条状栅极总线上设置有至少两个栅极焊盘(3)，环状栅极总线的表面设有环状的且由金属材料制成的栅极流道(4)，所述栅极总线由多晶硅材料制成，栅极总线与IGBT元胞内的多晶硅栅极连接。


2.根据权利要求1所述的导通均匀性高的半导体功率器件，其特征在于：所述环...

【专利技术属性】
技术研发人员：王海军，阳平，
申请(专利权)人：上海擎茂微电子科技有限公司，
类型：发明
国别省市：上海;31