半导体器件及其形成方法技术

本发明专利技术提供半导体器件及其形成方法，包括提供衬底，在衬底上交替形成牺牲层和衬层；刻蚀衬层以及牺牲层，暴露出衬底，在衬底上形成若干鳍部；形成横跨鳍部的第一伪栅结构和第二伪栅结构；第一伪栅结构的宽度大于第二伪栅结构的宽度；分别在第一伪栅结构和第二伪栅结构的侧壁上形成侧墙；去除第一伪栅结构和第二伪栅结构，形成第一开口和第二开口；在第一开口和第二开口的侧壁上形成牺牲侧墙；以牺牲侧墙为掩膜，去除第一开口下鳍部上部分牺牲层，形成第一通道；在第一通道内填充支撑层；去除牺牲侧墙以及牺牲侧墙下鳍部上的牺牲层，形成第二通道；利用在第一通道内形成支撑层，保证第一通道两侧形成的衬层质量，从而提高半导体器件的使用性能。

Semiconductor device and its forming method

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体器件及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，位于衬底上且横跨的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。随着对器件性能不断提出的更高要求，催生了四面控制的全包围栅结构(Gate-all-around)。具有全包围栅极(Gate-all-around)结构的半导体器件拥有有效地限制短沟道效应(Shortchanneleffect)的特殊性能，正是业界在遵循摩尔定律不断缩小器件尺寸的革新中所极其渴望的。全包围栅极结本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：/n提供衬底，在所述衬底上依次交替形成至少一层牺牲层和至少一层衬层；/n刻蚀所述衬层以及所述牺牲层，暴露出所述衬底，在所述衬底上形成若干分立排布的鳍部；/n在所述衬底上形成横跨所述鳍部的第一伪栅结构和第二伪栅结构；/n所述第一伪栅结构的宽度大于所述第二伪栅结构的宽度；/n分别在所述第一伪栅结构和所述第二伪栅结构的侧壁上形成侧墙；/n去除所述第一伪栅结构，在所述侧墙之间形成第一开口，同时去除所述第二伪栅结构，在所述侧墙之间形成第二开口；/n在所述第一开口和所述第二开口的侧壁上形成牺牲侧墙；/n以所述牺牲侧墙为掩膜，去除所述第一开口下所述鳍部上的部分...

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，在所述衬底上依次交替形成至少一层牺牲层和至少一层衬层；
刻蚀所述衬层以及所述牺牲层，暴露出所述衬底，在所述衬底上形成若干分立排布的鳍部；
在所述衬底上形成横跨所述鳍部的第一伪栅结构和第二伪栅结构；
所述第一伪栅结构的宽度大于所述第二伪栅结构的宽度；
分别在所述第一伪栅结构和所述第二伪栅结构的侧壁上形成侧墙；
去除所述第一伪栅结构，在所述侧墙之间形成第一开口，同时去除所述第二伪栅结构，在所述侧墙之间形成第二开口；
在所述第一开口和所述第二开口的侧壁上形成牺牲侧墙；
以所述牺牲侧墙为掩膜，去除所述第一开口下所述鳍部上的部分所述牺牲层，形成第一通道；
在所述第一通道内填充支撑层；
去除所述牺牲侧墙以及所述牺牲侧墙下的所述鳍部上的所述牺牲层，形成第二通道。


2.如权利要求1所述半导体器件的形成方法，其特征在于，在所述第二开口内，所述牺牲侧墙填满所述第二开口。


3.如权利要求1所述半导体器件的形成方法，其特征在于，所述牺牲层的材料包括硅或锗或硅锗或砷化镓中的一种或者多种。


4.如权利要求1所述半导体器件的形成方法，其特征在于，所述衬层的材料包括硅或锗或硅锗或砷化镓中的一种或者多种。


5.如权利要求1所述半导体器件的形成方法，其特征在于，采用湿法刻蚀去除所述牺牲层。


6.如权利...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31