【技术实现步骤摘要】
半导体器件的制备方法
本专利技术涉及半导体
，特别是涉及一种半导体器件的制备方法。
技术介绍
半导体器件通常包括工作结构和对工作结构进行保护的保护结构，如金属-氧化物-半导体场效应管(Metal-Oxide-SemiconductorField-EffectTransistor，以下简称MOS管)在生产、组装、测试或搬运过程中都有可能生成静电，当静电电压较高时，会损坏MOS管，因此通常增加二极管作为静电保护(ESD)结构与MOS管并联以保护MOS管。在半导体器件的具体制备工艺中，通常是在半导体衬底的非原胞区形成场氧，作为隔离环，以场氧为掩膜对半导体衬底进行自对准阱注入以在原胞区形成阱区，并在场氧上淀积半导体层，对半导体层进行掺杂而在非原胞区上形成保护结构，以及在阱区进行掺杂而在原胞区内形成工作结构，接着淀积一层层间介质层并在层间介质层中形成接触孔以引出电极。在上述工艺过程中，为实现自对准掩膜阱注入，场氧需达到一定的厚度，设为h1，而淀积在场氧上的半导体层也具有一定的厚度，设为h2，即在半导体衬底上，非原...
【技术保护点】
1.一种半导体器件的制备方法，所述半导体器件包括工作结构和对所述工作结构进行保护的保护结构，其特征在于，所述制备方法包括：/n提供半导体衬底，所述半导体衬底包括原胞区和非原胞区；/n在所述非原胞区的半导体衬底内形成第一沟槽，并在所述第一沟槽内壁和所述非原胞区的半导体衬底上形成栅氧化层，以及在所述第一沟槽内填充多晶硅栅和在所述栅氧化层和所述第一沟槽上形成多晶硅栅层；/n在所述非原胞区的多晶硅栅层上形成具有第一导电类型掺杂的半导体层；/n以所述半导体层为掩模对所述原胞区的半导体衬底进行第一导电类型阱注入，在所述原胞区的半导体衬底内形成阱区；/n对所述阱区进行掺杂以在所述原胞区内...
【技术特征摘要】
1.一种半导体器件的制备方法，所述半导体器件包括工作结构和对所述工作结构进行保护的保护结构，其特征在于，所述制备方法包括：
提供半导体衬底，所述半导体衬底包括原胞区和非原胞区；
在所述非原胞区的半导体衬底内形成第一沟槽，并在所述第一沟槽内壁和所述非原胞区的半导体衬底上形成栅氧化层，以及在所述第一沟槽内填充多晶硅栅和在所述栅氧化层和所述第一沟槽上形成多晶硅栅层；
在所述非原胞区的多晶硅栅层上形成具有第一导电类型掺杂的半导体层；
以所述半导体层为掩模对所述原胞区的半导体衬底进行第一导电类型阱注入，在所述原胞区的半导体衬底内形成阱区；
对所述阱区进行掺杂以在所述原胞区内形成所述工作结构，对所述半导体层进行掺杂以在所述非原胞区上形成所述保护结构；
在所述工作结构和所述保护结构上形成层间介质层，并在所述层间介质层内和所述第一沟槽上形成接触孔，以及在所述层间介质层上形成与所述接触孔连接的金属互连层，通过所述金属互连层和所述接触孔连接所述工作结构和所述保护结构。
2.根据权利要求1所述的制备方法，其特征在于，所述第一沟槽底壁的栅氧化层厚度小于所述第一沟槽侧壁和所述非原胞区的半导体衬底上的栅氧化层厚度。
3.根据权利要求2所述的制备方法，其特征在于，所述第一沟槽底壁的栅氧化层厚度为所述第一沟槽侧壁或所述非原胞区的半导体衬底上的栅氧化层厚度的70％，且随着所述栅氧化层厚度的增加，该比例逐渐减小。
4.根据权利要求1所述的制备方法，其特征在于，所述多晶硅栅层的厚度取值范围为400A～600A。
5.根据权利要求1所述的制备方法，其特征在于，所述工作结构为VDMOS管，在对所述原胞区的半导体衬底进行第一导电类型阱注入之前，还包括：
在所述原胞区的半导体衬底内形成第二沟槽，并在所述第二沟槽内壁形成栅氧化层，以及在所述第二沟槽内填充多晶硅栅。
6.根据权利要求5所述的制备方法，其特征在于，所述保护结构为二极管，所述对所述阱区进行掺杂以在所述原胞区内形成所述工作结构，对所述半导体层进行掺杂以在所述非原胞区上形成...
【专利技术属性】
技术研发人员：廖远宝，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。