阻变存储器及其驱动控制电路制造技术

技术编号:26175324 阅读:32 留言:0更新日期:2020-10-31 14:08
本发明专利技术公开了一种阻变存储器的驱动控制电路,其包括:低压驱动控制单元,所述低压驱动控制单元根据写入信号生成低压驱动信号;高压传输门单元,所述高压传输门单元根据预设电源提供的高压将所述低压驱动信号施加至所述阻变存储器中相应的阻变存储单元,以对所述阻变存储单元进行写入操作。本发明专利技术实施例的驱动控制电路采用低压器件和低压信号来实现低压驱动,从而可以大大减小SET/RESET驱动部分的占用面积,实现阻变存储器的整体面积变小。本发明专利技术还公开了一种具有该驱动控制电路的阻变存储器。

Resistive memory and its drive control circuit

【技术实现步骤摘要】
阻变存储器及其驱动控制电路
本专利技术涉及存储
,特别涉及一种阻变存储器的驱动控制电路以及一种具有该驱动控制电路的阻变存储器。
技术介绍
相关技术中,如图1和图2所示,双极性阻变存储器包括多个阻变存储单元1,每个阻变存储单元按照图3所示的表格进行动作时,SET/RESET驱动部分2以及YSelect部分3必须使用耐压较高的器件。但是,耐压较高的器件相对需要较大的占用面积,而随着半导体存储工艺的不断向前发展,阻变存储单元RRAMcell的面积会不断进行微缩,这就导致在YSelect部分及SET/RESET驱动部分的PMOS/NMOS为高压器件且不能微缩的情况下,与阻变存储单元阵列的占比就越来越大,尤其是每一条位线BL都需要一组Yselect及SET/RESET驱动器,在其无法跟着RRAMcell同步进行面积微缩时,导致阻变存储器的面积不能变小。
技术实现思路
本专利技术旨在至少从一定程度上解决上述技术中的技术问题之一。为此,本专利技术的一个目的在于提出一种阻变存储器的驱动控制电路,采用低压器件和低压信号来本文档来自技高网...

【技术保护点】
1.一种阻变存储器的驱动控制电路,其特征在于,包括:/n低压驱动控制单元,所述低压驱动控制单元根据写入信号生成低压驱动信号;/n高压传输门单元,所述高压传输门单元根据预设电源提供的高压将所述低压驱动信号施加至所述阻变存储器中相应的阻变存储单元,以对所述阻变存储单元进行写入操作。/n

【技术特征摘要】
1.一种阻变存储器的驱动控制电路,其特征在于,包括:
低压驱动控制单元,所述低压驱动控制单元根据写入信号生成低压驱动信号;
高压传输门单元,所述高压传输门单元根据预设电源提供的高压将所述低压驱动信号施加至所述阻变存储器中相应的阻变存储单元,以对所述阻变存储单元进行写入操作。


2.如权利要求1所述的阻变存储器的驱动控制电路,其特征在于,还包括隔绝高压单元,所述隔绝高压单元设置在所述低压驱动控制单元与所述高压传输门单元之间,以对所述预设电源提供的高压进行隔绝。


3.如权利要求2所述的阻变存储器的驱动控制电路,其特征在于,所述高压传输门单元包括:
第一高压PMOS管,所述第一高压PMOS管的源极连接到所述预设电源,所述第一高压PMOS管的栅极连接到SETB信号端,所述第一高压PMOS管的漏极连接到所述阻变存储单元的位线;
第二高压PMOS管,所述第二高压PMOS管的源极连接到所述预设电源,所述第二高压PMOS管的栅极连接到RESETB信号端,所述第二高压PMOS管的漏极连接到所述阻变存储单元的地线。


4.如权利要求3所述的阻变存储器的驱动控制电路,其特征在于,所述隔绝高压单元包括:
第一N型EDMOS管,所述第一N型EDMOS管的漏极与所述第一高压PMOS管的漏极相连,所述第一N型EDMOS管的栅极连接到选择信号端,所述第一N型EDMOS管的源极与所述低压驱动控制单元的第一输出端相连;
第二N型EDMOS管,所述第二N型EDMOS管的漏极与所述第二高压PMOS管的漏极相连,所述第二N型EDMOS管的栅极连接到所述选择信号端,所述第二N型EDMOS管的源极与所述低压驱动控制单元的第二输出端相连。


5.如权利要求4所述...

【专利技术属性】
技术研发人员:黄天辉陈瑞隆王丹云刘美冬
申请(专利权)人:厦门半导体工业技术研发有限公司
类型:发明
国别省市:福建;35

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1