FX驱动器电路制造技术

本申请案涉及一种FX驱动器电路。用于存储器装置的FX相位驱动器，其具有第一驱动器电路，所述第一驱动器电路包含经配置以将第一相位信号驱动到第一高状态值的第一上拉电路和经配置以将所述第一相位信号驱动到第一低状态值的第一下拉电路。所述相位驱动器还包含第二驱动器电路，所述第二驱动器电路包含经配置以将第二相位信号驱动到高于所述存储器装置中的字线的有效状态电压电平的第二高状态值的第二上拉电路和经配置以将所述第二相位信号驱动到第二低状态值的第二下拉电路。所述第二下拉电路包含稳定电路，所述稳定电路经配置以当所述第二上拉电路将所述第二相位信号驱动到所述第二高状态值时提供用于所述第二下拉电路中的泄漏电流的电阻路径。

【技术实现步骤摘要】
FX驱动器电路
本专利技术的实施例涉及用于字线电路的信号驱动器和驱动存储器装置中的字线的方法。
技术介绍
存储器装置广泛用于存储与例如计算机、无线通信装置、相机、数字显示器及类似物等各种电子装置有关的信息。频繁地提供存储器装置作为计算机或其他电子装置中的内部、半导体集成电路和/或外部可移动装置。存在许多不同类型的存储器，包含易失性和非易失性存储器。包含随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等的易失性存储器可能需要经施加功率的源来维持其数据。相比之下，非易失性存储器即使在无外部供电时也可保持其存储数据。非易失性存储器可用于各种技术中，包含快闪存储器(例如，NAND和NOR)相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻性随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)等。改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度或另外减少操作等待时间、增加可靠性、增加数据保持、减少功率消耗或减少制造成本等。>存储器装置在存储器本文档来自技高网...

【技术保护点】
1.一种用于存储器装置的相位驱动器，其包括：/n第一驱动器电路，其包含经配置以将第一相位信号驱动到第一高状态值的第一上拉电路，和经配置以将所述第一相位信号驱动到第一低状态值的第一下拉电路；/n第二驱动器电路，其包含经配置以将第二相位信号驱动到高于所述存储器装置中的字线的有效状态电压电平的第二高状态值的第二上拉电路，和经配置以将所述第二相位信号驱动到第二低状态值的第二下拉电路，/n其中所述第二下拉电路包含稳定电路，所述稳定电路经配置以当所述第二上拉电路将所述第二相位信号驱动到所述第二高状态值时提供用于所述第二下拉电路中的泄漏电流的电阻路径。/n

【技术特征摘要】
20190430 US 16/399,1591.一种用于存储器装置的相位驱动器，其包括：
第一驱动器电路，其包含经配置以将第一相位信号驱动到第一高状态值的第一上拉电路，和经配置以将所述第一相位信号驱动到第一低状态值的第一下拉电路；
第二驱动器电路，其包含经配置以将第二相位信号驱动到高于所述存储器装置中的字线的有效状态电压电平的第二高状态值的第二上拉电路，和经配置以将所述第二相位信号驱动到第二低状态值的第二下拉电路，
其中所述第二下拉电路包含稳定电路，所述稳定电路经配置以当所述第二上拉电路将所述第二相位信号驱动到所述第二高状态值时提供用于所述第二下拉电路中的泄漏电流的电阻路径。


2.根据权利要求1所述的相位驱动器，其中所述稳定电路包含至少一个连续选通的晶体管以提供所述电阻路径的至少一部分。


3.根据权利要求2所述的相位驱动器，其中以在1.5伏到4.7伏的范围中的电压驱动所述至少一个连续选通的晶体管的栅极。


4.根据权利要求3所述的相位驱动器，其中所述至少一个连续选通的晶体管包含第一连续选通的晶体管和第二连续选通的晶体管，且
其中所述第一连续选通的晶体管的第一栅极电压在3.8伏到4.7伏的范围内，且所述第二连续选通的晶体管的第一栅极电压在1.5伏到3.2伏的范围内。


5.根据权利要求2所述的相位驱动器，其中所述至少一个连续选通的晶体管包含具有第一栅极、第一漏极和第一源极的第一连续选通的晶体管，以及具有第二栅极、第二漏极和第二源极的第二连续选通的晶体管，
其中所述第一漏极连接到第二相位线，所述第一源极连接到所述第二漏极，且所述第二源极连接到一或多个下拉晶体管，且
其中所述第一栅极连接到第一栅极电压且所述第二栅极连接到第二栅极电压，所述第一栅极电压高于所述第二栅极电压。


6.根据权利要求1所述的相位驱动器，其进一步包括：
电平移位器，其经配置以接收所述第一相位信号且输出栅极驱动信号，
其中当所述电平移位器接收到处于所述第一高状态值的所述第一相位信号时，所述电平移位器输出处于高于所述第一高状态值的第三高状态值的所述栅极驱动信号。


7.根据权利要求6所述的相位驱动器，其中所述第三高状态值等于所述第二高状态值，且
其中所述第三高状态值在3.8伏到4.7伏的范围内。


8.根据权利要求1所述的相位驱动器，其中所述第一驱动器经配置以接收经解码行地址信号和第一时序信号，且所述第一相位信号的值是基于所述经解码行地址信号和所述第一时序信号，且
其中所述第二驱动器经配置以接收第二时序信号，且所述第二相位信号的值是基于所述第一相位信号和所述第二时序信号。


9.根据权利要求1所述的相位驱动器，其中所述第一上拉电路包含至少一个PMOS晶体管以将所述第一相位信号驱动到所述第一高状态值，且
其中所述至少一个PMOS晶体管连接到具有在2.5伏到3.2伏的范围中的值的源电压。


10.根据权利要求1所述的相位驱动器，其中所述第二上拉电路包含至少一个PMOS晶体管以将所述第二相位信号驱动到所述第二...

【专利技术属性】
技术研发人员：C·L·英戈尔斯，T·H·金，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US