并列式FPGA制造技术

并列式FPGA，涉及集成电路，本发明专利技术包括至少一个并列式模块，所述并列式模块包括至少两列CFM模块，相邻两个CFM模块列之间至少有一列INF模块，各CFM模块通过布线资源与INF模块连接；所述CFM模块包括下述模块之一种或一种以上：输入输出模块、块状RAM存储模块、高带宽存储模块、高速串行接口、高速串行计算机扩展总线、数字信号处理模块、时钟管理模块、模数转换模块、数模转换模块、处理器模块、图像处理器模块。本发明专利技术可以根据FPGA的实际应用环境，在FPGA内部快速集成各种功能和面积存在差异的模块，同时将复杂的FPGA硬件设计和软件算法进行了简单化。

【技术实现步骤摘要】
并列式FPGA
本专利技术涉及集成电路，特别涉及FPGA。
技术介绍
目前，最先进的FPGA采用7nmCMOS工艺制程，其系统性能功耗比提高了2至5倍。且FPGA针对不同的应用场景，内部集成了各种处理器(APU/RPU/GPU等)、RFADC/RFDAC、高速SerDes、以及种类丰富的协议IP和接口逻辑等。FPGA的集成度越来越高、功能越来越复杂、数据处理要求越来越高，这就对现有的FPGA架构产生了压力，需要对架构进行增强和创新来应对上述问题。
技术实现思路
本专利技术所要解决的技术问题是，，提供一种可扩展的、简化的并列式FPGA架构。本专利技术解决所述技术问题采用的技术方案是，并列式FPGA，其特征在于，包括至少一个并列式模块，所述并列式模块包括至少两列CFM模块，相邻两个CFM模块列之间至少有一列INF模块，各CFM模块通过布线资源与INF模块连接；所述CFM模块包括下述模块之一种或一种以上：输入输出模块、块状RAM存储模块、高带宽存储模块、高速串行接口、高速串行计算机扩展总线、数字信号处理模块、时钟管本文档来自技高网...

【技术保护点】
1.并列式FPGA，其特征在于，包括至少一个并列式模块，所述并列式模块包括至少两列CFM模块，相邻两个CFM模块列之间至少有一列INF模块，各CFM模块通过布线资源与INF模块连接；所述CFM模块包括下述模块之一种或一种以上：/n输入输出模块、块状RAM存储模块、高带宽存储模块、高速串行接口、高速串行计算机扩展总线、数字信号处理模块、时钟管理模块、模数转换模块、数模转换模块、处理器模块、图像处理器模块。/n

【技术特征摘要】
1.并列式FPGA，其特征在于，包括至少一个并列式模块，所述并列式模块包括至少两列CFM模块，相邻两个CFM模块列之间至少有一列INF模块，各CFM模块通过布线资源与INF模块连接；所述CFM模块包括下述模块之一种或一种以上：
输入输出模块、块状RAM存储模块、高带宽存储模块、高速串行接口、高速串行计算机扩展总线、数字信号处理模块、时钟管理模块、模数转换模块、数模转换模块、处理器模块、图像处理器模块。


2.如权利要求1所述的并列式FPGA，其特征在于，以IN...

【专利技术属性】
技术研发人员：刘云搏，丛伟林，段清华，耿林，刘洋，李显军，康蕾，陶琼，王玉嫣，孙海，阙小茜，何相龙，张英，于冬，王小波，刘义凯，王志超，
申请(专利权)人：成都华微电子科技有限公司，
类型：发明
国别省市：四川;51