FPGA异构加速平台部分重置、系统、设备及介质技术方案

本申请公开了一种FPGA异构加速平台部分重置方法、系统、设备及介质，该方法包括：通过目标FPGA对应的主机将目标比特文件下载到目标FPGA的控制单元中；通过所述控制单元确定目标比特文件对应的待重置区域；如果待重置区域为子动态区域，则利用目标比特文件对目标FPGA的动态区域中的目标子动态区域进行重置；如果待重置区域为全部子动态区域，则利用所述目标比特文件对目标FPGA的全部子动态区域进行重置。这样就可以不连接到专用的JTAG，操作灵活，且根据比特文件对应的待重置区域不同，可以对部分子动态区域进行重置，也可以对全部子动态区域一起进行重置，由此对整个动态区域进行重置，这样使用灵活性较高，且重置消耗时间较少。

【技术实现步骤摘要】
FPGA异构加速平台部分重置、系统、设备及介质
本申请涉及FPGA
，特别涉及一种FPGA异构加速平台部分重置方法、系统、设备、介质。
技术介绍
目前的FPGA(FieldProgrammableGateArray，现场可编程与门阵列)动态重配置加载方式是首先将FPGA资源划分一个静态区域和一个动态区域，传统的FPGA重置方法是采用文件烧写的方式，具体的，就是通过JTAG(JointTestActionGroup，联合测试工作组)将重置比特文件烧写到动态区域，以完成整个动态区域重置。现有的技术方案只适用于普通的FPGA平台使用，对于FPGA的异构加速平台而言，加速算法中包含很多加速功能单元，根据项目应用场景的不同，其内部的加速单元实现的功能也不同，如果按照现有技术方案，一旦需要重置就需要对动态区域整体进行编译与更新，不仅要花费较长时间去编译，也使得其他无需修改的功能单元也要重新配置，使用灵活性降低。同时将重置比特文件烧写到FPGA中时需要使用JTAG，造成用户在更新算法时，需要手动连接JTAG到FPGA上，操作不灵活。专利本文档来自技高网...

【技术保护点】
1.一种FPGA异构加速平台部分重置方法，其特征在于，包括：/n通过目标FPGA对应的主机将目标比特文件下载到所述目标FPGA的控制单元中；/n通过所述控制单元确定所述目标比特文件对应的待重置区域；/n如果所述待重置区域为子动态区域，则利用所述目标比特文件对所述目标FPGA的动态区域中的目标子动态区域进行重置；/n如果所述待重置区域为全部子动态区域，则利用所述目标比特文件对所述目标FPGA的全部子动态区域进行重置。/n

【技术特征摘要】
1.一种FPGA异构加速平台部分重置方法，其特征在于，包括：
通过目标FPGA对应的主机将目标比特文件下载到所述目标FPGA的控制单元中；
通过所述控制单元确定所述目标比特文件对应的待重置区域；
如果所述待重置区域为子动态区域，则利用所述目标比特文件对所述目标FPGA的动态区域中的目标子动态区域进行重置；
如果所述待重置区域为全部子动态区域，则利用所述目标比特文件对所述目标FPGA的全部子动态区域进行重置。


2.根据权利要求1所述的FPGA异构加速平台部分重置方法，其特征在于，所述通过目标FPGA对应的主机将目标比特文件下载到所述目标FPGA的控制单元中之前，还包括：
通过所述主机获取目标加速算法代码，并对所述目标加速算法代码进行编译，得到所述目标比特文件。


3.根据权利要求1或2所述的FPGA异构加速平台部分重置方法，其特征在于，所述通过目标FPGA对应的主机将目标比特文件下载到所述目标FPGA的控制单元中之前，还包括：
获取所述目标FPGA对应的区域部署信息；
根据所述区域部署信息将所述目标FPGA的内部逻辑划分为动态区域和静态区域；
根据所述区域部署信息将所述动态区域划分为多个子动态区域。


4.根据权利要求3所述的FPGA异构加速平台部分重置方法，其特征在于，所述根据所述区域部署信息将所述目标FPGA的内部逻辑划分为动态区域和静态区域，包括：
根据所述区域部署信息将所述目标FPGA中的接口逻辑划分为所述静态区域；
根据所述区域部署信息将所述目标FPGA中的加速算法划分为所述动态区域。


5.根据权利要求4所述的FPGA异构加速平台部分重置方法，其特征在于，所述获取所述目标FPGA对应的区域部署信息之前，还包括：
对所述目标FPGA进行整体编译，得到所述加速算法中各个加速单元的目标信息，其中，所...

【专利技术属性】
技术研发人员：王媛丽，王江为，任智新，
申请(专利权)人：浪潮电子信息产业股份有限公司，
类型：发明
国别省市：山东;37