一种继电保护系统及其专用多核心Soc芯片架构技术方案

本实用新型专利技术实施例涉及一种继电保护系统及其专用多核心Soc芯片架构，包括集成设置在一个芯片上的第一双通道DDR、第二双通道DDR、管理处理核、通讯数据处理核、保护闭锁处理核、保护逻辑处理核、第一二级缓存、第二二级缓存、第一一级缓存、第二一级缓存以及看门狗逻辑检测器。该继电保护系统专用多核心Soc芯片架构将多个芯片硬件集成设置在芯片上，简化了原来复杂的多芯片硬件架构；也避免多芯片硬件结构连接不稳定导致的继电保护系统运行可靠性以及稳定性低，提高了继电保护系统运行的可靠性和稳定性。解决了现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性的技术问题。

【技术实现步骤摘要】
一种继电保护系统及其专用多核心Soc芯片架构
本技术涉及电力系统继电保护
，尤其涉及一种继电保护系统及其专用多核心Soc芯片架构。
技术介绍
目前在电力系统得到推广应用，相应的智能化、数字化技术日益成熟，在电力系统的继电保护领域也是，目前电力系统的继电保护有智能化、数字化继电保护。而市面上支持智能化、数字化继电保护装置产品都是多芯片架构实现，现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性，并且该继电保护产品系统结构复杂，使得其制作成本高。因此，针对上述情况，如何简化继电保护的多芯片架构，提高多芯片架构运行的稳定性和可靠性成为本领域技术人员亟待解决的重要技术问题。
技术实现思路
本技术实施例提供了一种继电保护系统及其专用多核心Soc芯片架构，用于解决现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性的技术问题。为了实现上述目的，本技术实施例提供如下技术方案：一种继电保护系统专用多核心Soc芯片架构，用于继电保护系统，包括集成设置在一个芯片上的至少四个处理核、第一双通道DDR、第二双通道DDR以及用于检测每个所述处理核运行状态的看门狗逻辑检测器，四个所述处理核分别为管理处理核、通讯数据处理核、保护闭锁处理核、保护逻辑处理核；所述第一双通道DDR与所述第二双通道DDR之间连接有第一二级缓存和第二二级缓存；所述管理处理核与所述讯数据处理核之间分别与所述第一二级缓存连接，所述保护闭锁处理核与所述保护逻辑处理核分别与所述第二二级缓存连接；所述管理处理核和所述通讯数据处理核分别与所述第一二级缓存连接之间设置有第一一级缓存，所述保护闭锁处理核和所述保护逻辑处理核分别与所述第二二级缓存连接之间设置有第二一级缓存。优选地，所述看门狗逻辑检测器上设置有与所述处理核个数相匹配的检测IO接口，所述检测IO接口与所述处理核连接。优选地，所述第一二级缓存与所述第一双通道DDR连接以及所述第二二级缓存与所述第二双通道DDR连接均是采用数据总线连接的。优选地，所述第一一级缓存和所述第二一级缓存均为Cache存储器，且所述第一一级缓存和所述第二一级缓存的比特率均为32kbps；所述第一二级缓存和所述第二二级缓存均为Cache存储器，且所述第一二级缓存和所述第二二级缓存的比特率均为1Mbps。优选地，所述处理核为C-Sky架构CK860型号的处理核；所述管理处理核，用于从所述第一双通道DDR和所述第二双通道DDR的内存中读取所述保护逻辑处理核处理的结果和所述保护闭锁处理核处理的结果进行管理，也用于通过所述第一二级缓存中读取所述通讯数据处理核提供的原始数据进行录波；所述通讯数据处理核，用于实现不同类型数据报文接收的识别、报文发送与外部进行数据交换；所述保护闭锁处理核，用于通过所述第二二级缓存读取所述第二双通道DDR内存的数据进行逻辑处理，并将处理结果通过所述第二二级缓存发送至所述第二双通道DDR的内存中；还用于依据处理结果进行逻辑判断决定是否对启动继电保护系统的继电器进行操作；所述保护逻辑处理核，用于通过所述第二二级缓存读取所述第一双通道DDR的数据进行逻辑处理，并将处理结果通过所述第二二级缓存发送至所述第一双通道DDR的内存中；还用于依据处理结果进行逻辑判断决定是否对继电保护系统的保护出口继电器进行操作。优选地，所述C-Sky架构CK860型号的处理核的主频为800MHZ。优选地，所述管理处理核上设置有调试网口。优选地，所述通讯数据处理核上设置有至少四个连接接口。其中，每个所述连接接口为具有SV、GOOSE、MMS三网合一的光纤连接接口。本技术还提供一种继电保护系统，包括上述所述的继电保护系统专用多核心Soc芯片架构。从以上技术方案可以看出，本技术的实施例具有的优点：1.该继电保护系统专用多核心Soc芯片架构将四个处理核、第一双通道DDR、第二双通道DDR、第一二级缓存、第二二级缓存、第一一级缓存、第二一级缓存以及看门狗逻辑检测器集成设置在芯片上，简化了原来复杂的多芯片硬件架构；也避免多芯片硬件结构连接不稳定导致的继电保护系统运行可靠性以及稳定性低，该继电保护系统专用多核心Soc芯片架构采用多芯片集成化也提高了继电保护系统运行的可靠性和稳定性。解决了现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性的技术问题；2.该继电保护系统采用该继电保护系统专用多核心Soc芯片架构代替了现有继电保护系统中采用几个芯片几个卡板结构设计，该继电保护系统专用多核心Soc芯片架构简化了原来复杂的多芯片硬件架构；也避免多芯片硬件结构连接不稳定导致的继电保护系统运行可靠性以及稳定性低，该继电保护系统专用多核心Soc芯片架构采用多芯片集成化也提高了继电保护系统运行的可靠性和稳定性。解决了现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性的技术问题。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。图1为本技术实施例所述的继电保护系统专用多核心Soc芯片架构的框架图。图2为本技术实施例所述的继电保护系统专用多核心Soc芯片架构又一实施例的电路框架图。图3为本技术实施例所述的继电保护系统专用多核心Soc芯片架构又一实施例的电路框架图。具体实施方式为使得本技术的专利技术目的、特征、优点能够更加的明显和易懂，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本技术一部分实施例，而非全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。随着电力系统对继电保护装置的运行环境的不断变化，二次设备小型化、一二次设备融合的想法提出，可靠性、稳定性的要求也越来越高，装置硬件架构的复杂化往往是限制继电保护装置可靠性、稳定性提升的瓶颈。因此本申请实施例提供了一种继电保护系统及其专用多核心Soc芯片架构，用于解决现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性的技术问题。实施例一：图1为本技术实施例所述的继电保护系统专用多核心Soc芯片架构的框架图。如图1所示，本技术实施例提供一种继电保护系统专用多核心Soc芯片本文档来自技高网...

【技术保护点】
1.一种继电保护系统专用多核心Soc芯片架构，用于继电保护系统，其特征在于，包括集成设置在一个芯片上的至少四个处理核、第一双通道DDR、第二双通道DDR以及用于检测每个所述处理核运行状态的看门狗逻辑检测器，四个所述处理核分别为管理处理核、通讯数据处理核、保护闭锁处理核、保护逻辑处理核；所述第一双通道DDR与所述第二双通道DDR之间连接有第一二级缓存和第二二级缓存；所述管理处理核与所述讯数据处理核之间分别与所述第一二级缓存连接，所述保护闭锁处理核与所述保护逻辑处理核分别与所述第二二级缓存连接；/n所述管理处理核和所述通讯数据处理核分别与所述第一二级缓存连接之间设置有第一一级缓存，所述保护闭锁处理核和所述保护逻辑处理核分别与所述第二二级缓存连接之间设置有第二一级缓存。/n

【技术特征摘要】
1.一种继电保护系统专用多核心Soc芯片架构，用于继电保护系统，其特征在于，包括集成设置在一个芯片上的至少四个处理核、第一双通道DDR、第二双通道DDR以及用于检测每个所述处理核运行状态的看门狗逻辑检测器，四个所述处理核分别为管理处理核、通讯数据处理核、保护闭锁处理核、保护逻辑处理核；所述第一双通道DDR与所述第二双通道DDR之间连接有第一二级缓存和第二二级缓存；所述管理处理核与所述讯数据处理核之间分别与所述第一二级缓存连接，所述保护闭锁处理核与所述保护逻辑处理核分别与所述第二二级缓存连接；
所述管理处理核和所述通讯数据处理核分别与所述第一二级缓存连接之间设置有第一一级缓存，所述保护闭锁处理核和所述保护逻辑处理核分别与所述第二二级缓存连接之间设置有第二一级缓存。


2.根据权利要求1所述的继电保护系统专用多核心Soc芯片架构，其特征在于，所述看门狗逻辑检测器上设置有与所述处理核个数相匹配的检测IO接口，所述检测IO接口与所述处理核连接。


3.根据权利要求1所述的继电保护系统专用多核心Soc芯片架构，其特征在于，所述第一二级缓存与所述第一双通道DDR连接以及所述第二二级缓存与所述第二双通道DDR连接均是采用数据总线连接的。


4.根据权利要求1所述的继电保护系统专用多核心Soc芯片架构，其特征在于，所述第一一级缓存和所述第二一级缓存均为Cache存储器，且所述第一一级缓存和所述第二一级缓存的比特率均为32kbps；所述第一二级缓存和所述第二二级缓存均为Cache存储器，且所述第一二级缓存和所述第二二级缓存的比特率均为1Mbps。


5.根据权利要求1所述的继电保护系统专用多核心Soc芯片架构，其特征在于，四个所述处理核为C-Sky架构CK8...

【专利技术属性】
技术研发人员：李鹏，于杨，姚浩，习伟，赵继光，李肖博，蔡田田，
申请(专利权)人：南方电网数字电网研究院有限公司，
类型：新型
国别省市：广东;44