芯片封装构造及其电路板制造技术

一种芯片封装构造包含一种电路板、芯片及填充胶，该电路板包含载板、多个第一线路及多个第二线路，该载板具有芯片设置区及填充胶覆盖区，各该第一线路的第一线路段设置于该填充胶覆盖区，各该第一线路的内接脚及该第二线路设置于该芯片设置区，该第二线路未设置于相邻该些第一线路的该些内接脚之间，各该内接脚及该第二线路用以接合该芯片的多个凸块，使相邻的各第一线路段间具有较大宽度的沟槽，该沟槽可供该填充胶流动，以填充至该电路板与该芯片之间，并可避免在该电路板与该芯片之间产生气泡。

【技术实现步骤摘要】
芯片封装构造及其电路板
本技术是关于一种芯片封装构造及其电路板，尤其是一种将虚线路(dummylead)设置于一芯片设置区的芯片封装构造及其电路板。
技术介绍
此处的陈述仅提供与本技术有关的背景信息，而不必然地构成现有技术。由于电子产品的微小化及多功能化，使得一芯片及承载该芯片的一电路板也必须微小化，然而，当该芯片及该电路板微小化时，并不利填充于该芯片及该电路板间的一填充胶流动，尤其是该芯片设有多个虚凸块(dummybump)时，该电路板也必须设有多个虚线路(dummylead)，以接合该些虚凸块，在有限的电路板面积下，当该些虚线路越多时，该填充胶流动更不易流动至该芯片及该电路板间，其将造成气泡被包覆于该芯片及该电路板间。此外，当该些虚线路越多时，在热压合制程中，相邻的虚线路或虚凸块会因该电路板收缩或膨胀而相互接触，而导致短路。再者，当该些虚线路设计越多时，在形成该些虚线路及多个非虚线路的制程后的电性测试，并无法检测出相邻的该些虚线路及该些非虚线路已发生桥接(bridge)现象，必须在芯片压合至电路板后的电性测试，才能被本文档来自技高网...

【技术保护点】
1.一种电路板，其特征在于，包含：/n载板，具有芯片设置区及填充胶覆盖区，沿着第一轴方向，该填充胶覆盖区邻接该芯片设置区；/n多个第一线路，各该第一线路具有内接脚及第一线路段，该第一线路段连接该内接脚，沿着与该第一轴方向相交的第二轴方向，该些第一线路排列设置于该载板，且相邻的各第一线路段间具有第一沟槽，该第一沟槽具有第一宽度，各该第一线路的该内接脚设置于该芯片设置区，该些内接脚用以接合芯片的多个第一凸块，各该第一线路的该第一线路段设置于该填充胶覆盖区；/n多个第二线路，设置于该芯片设置区，且各该第二线路未设置于相邻该些第一线路的该些内接脚之间，各该第二线路用以接合该芯片的第二凸块，各该第二线路...

【技术特征摘要】
20200217 TW 1092017201.一种电路板，其特征在于，包含：
载板，具有芯片设置区及填充胶覆盖区，沿着第一轴方向，该填充胶覆盖区邻接该芯片设置区；
多个第一线路，各该第一线路具有内接脚及第一线路段，该第一线路段连接该内接脚，沿着与该第一轴方向相交的第二轴方向，该些第一线路排列设置于该载板，且相邻的各第一线路段间具有第一沟槽，该第一沟槽具有第一宽度，各该第一线路的该内接脚设置于该芯片设置区，该些内接脚用以接合芯片的多个第一凸块，各该第一线路的该第一线路段设置于该填充胶覆盖区；
多个第二线路，设置于该芯片设置区，且各该第二线路未设置于相邻该些第一线路的该些内接脚之间，各该第二线路用以接合该芯片的第二凸块，各该第二线路具有宽度，该第一宽度不小于该第二线路的该宽度；以及
防焊层，覆盖该载板，并显露出该芯片设置区、该填充胶覆盖区、该些内接脚、该些第一线路段、该第一沟槽及该第二线路。


2.如权利要求1所述的电路板，其特征在于，其中相邻的各该内接脚间具有第二沟槽，该第二沟槽连通该第一沟槽，该第二沟槽具有第二宽度，该第二宽度不小于该第一宽度，且该第二宽度不小于该第二线路的该宽度。


3.如权利要求1所述的电路板，其特征在于，其中该第一沟槽的该第一宽度符合下列公式：
W1＝A1+R1且A1＝R1×C
其中W1为该第一宽度、A1为第一补偿值、R1为第一预定值、C为系数，该第一预定值为该第一沟槽的规格要求值、该系数不大于0.001。


4...

【专利技术属性】
技术研发人员：马宇珍，黄信豪，周文复，许国贤，
申请(专利权)人：颀邦科技股份有限公司，
类型：新型
国别省市：中国台湾;71