晶体静态电容抵消电路制造技术

本发明专利技术适用于晶体振荡器技术领域，提供了一种晶体静态电容抵消电路，包括：隔直模块和静态电容抵消模块，其中所述静态电容抵消模块包括隔直单元；所述隔直模块适于与晶体的第一端连接，还与所述抵消模块连接，用于与晶体振荡器的晶体振荡芯片内部的其他电路进行直流隔离；所述静态电容抵消模块，用于增大振荡电路的负阻，其中，所述隔直单元适于与所述晶体的第二端连接，用于与所述晶体振荡芯片内部的其他电路进行直流隔离。本发明专利技术通过对静态电容抵消模块中的电阻和电容进行调试，可以增大晶体振荡芯片电路的负阻，使晶体振荡器维持稳定可靠的振荡。

【技术实现步骤摘要】
晶体静态电容抵消电路
本专利技术属于晶体振荡器
，尤其涉及一种晶体静态电容抵消电路。
技术介绍
晶体振荡器具有频率稳定度高、相位噪声低的特点，可作为各类系统的参考信号源，广泛应用于军民产品电子系统中。晶体振荡器包含晶体谐振器和晶体振荡芯片，其中，晶体静态电容C0是表述晶体谐振器寄生电容的等效参数，它的存在会在一定程度上降低晶体振荡芯片电路的负阻，降低晶体振荡器的振荡裕度，可能会导致振荡不稳定甚至停振。现有技术一般通过改进晶体工艺设计，严格控制晶体静态电容的大小来减少晶体静态电容对晶体振荡芯片负阻的影响，但这种方法对晶体振荡芯片电路的负阻影响有限，而且会增加晶体生产的成本。
技术实现思路
有鉴于此，本专利技术提供了一种晶体静态电容抵消电路，能够减少晶体静态电容对晶体振荡芯片负阻的影响，有效的提升晶体振荡芯片电路的负阻，维持晶体振荡器可靠的震荡。本申请实施例提供了一种晶体静态电容抵消电路，包括：隔直模块和静态电容抵消模块，其中所述静态电容抵消模块包括隔直单元；所述隔直模块适于与晶体的第一端连接，还与所述静态电容抵消模块连接，用于与晶体振荡器的晶体振荡芯片内部的其他电路进行直流隔离；所述静态电容抵消模块，用于增大振荡电路的负阻，其中，所述隔直单元适于与所述晶体的第二端连接，用于与所述晶体振荡芯片内部的其他电路进行直流隔离。可选的，所述隔直模块包括：第一电容；所述第一电容的第一端与所述晶体的第一端连接，所述第一电容的第二端与所述静态电容抵消模块连接。可选的，所述静态电容抵消模块包括：第一电阻，第二电阻，第二电容和反向放大器，其中，所述第二电容构成所述隔直单元。可选的，所述第一电阻的第一端与所述隔直模块连接，所述第一电阻的第二端与所述反向放大器的第一端连接，还与所述第二电阻的第一端连接。可选的，所述第二电阻的第二端与所述反向放大器的第二端连接。可选的，所述第二电阻的第二端和所述反向放大器的第二端还与所述第二电容的第一端连接。可选的，所述振荡电路的频率小于等于预设频率。可选的，所述预设为150MHz。可选的，所述第一电容小于等于5pF，所述第二电容小于等于5pF，所述第一电阻小于等于1kΩ，所述第二电阻小于等于1kΩ。可选的，所述反向放大器由CMOS器件构成。本专利技术与现有技术相比存在的有益效果是：本专利技术通过对静态电容抵消模块中的电阻和电容进行调试，可以增大晶体振荡芯片电路的负阻，使晶体振荡器维持稳定可靠的振荡。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的一种晶体振荡器的整体电路图；图2是本专利技术实施例提供的一种晶体的等效电路图；图3是本专利技术实施例提供的一种晶体静态电容抵消电路的结构示意图；图4是本专利技术实施例提供的一种晶体静态电容抵消电路的电路图。具体实施方式以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本专利技术实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本专利技术。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本专利技术的描述。为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图通过具体实施例来进行说明。示例性的，图1为晶体振荡器的整体电路，Rf为反相器提供偏置，使其工作在线性区以具有较大的增益；和杂散电容一起构成晶体振荡器的负载，同时它们还和反相器一起可以等效为负阻，为晶体提供其所损耗的能量，维持晶体振荡器的振荡；R1起到限制对晶体振荡器的驱动能量的作用，以防止晶体振荡器损坏或出现异常。示例性的，图2为晶体的等效电路图，其中C0为晶体静态电容，RES是晶体的等效串联电阻，其值表示晶体的损耗；C1和L1分别为晶体的等效串联电容和电感。一般而言，晶体振荡电路自身的负阻在kΩ量级，但是与晶体连接之后，由于晶体两端的静态电容C0的影响，振荡电路的负阻会大幅恶化，静态电容C0越高，恶化越明显，以一个80MHz典型频率下的振荡电路为例，振荡电路自身的负阻为1.44kΩ，如果晶体静态电容C0的值为2.0pF，则连接晶体后，振荡电路的负阻会大幅度恶化至179Ω，如果负阻太低，在外部环境变化的情况下，极易造成晶体振荡器停振的风险。基于此，请一并参考图3和图4，本申请实施例提供了一种晶体静态电容抵消电路，包括：隔直模块100和静态电容抵消模块200，其中所述静态电容抵消模块包括隔直单元201；所述隔直模块100适于与晶体的第一端连接，还与所述静态电容抵消模块200连接，用于与晶体振荡器的晶体振荡芯片内部的其他电路进行直流隔离；所述静态电容抵消模块200，用于增大振荡电路的负阻，其中，所述隔直单元201适于与所述晶体的第二端连接，用于与所述晶体振荡芯片内部的其他电路进行直流隔离。可选的，所述隔直模块100包括：第一电容C1；所述第一电容C1的第一端与所述晶体的第一端连接，所述第一电容C1的第二端与所述静态电容抵消模块连接。可选的，所述静态电容抵消模块200包括：第一电阻R1，第二电阻R2，第二电容C2和反向放大器AMP，其中，所述第二电容C2构成所述隔直单元201。对第一电阻R1、第二电容C2进行调试，可增大振荡电路的负阻。具体的，依据在特定频率下达到特定负阻值的设计要求，对本专利技术所提供的晶体静态电容抵消电路进行负阻-频率特性仿真，对第一电阻R1、第二电容C2进行调整，第一电阻R1、第二电容C2均可以增大或减小。晶体静态电容在电路中的作用与图1所示的晶体振荡器的整体电路中的相同，都作为晶体振荡电路的负载。本申请所提供的晶体静态电容抵消电路反向并联在晶体振荡电路两端，提取部分晶体静态电容作为自身的负载，等效于抵消掉了部分晶体静态电容的影响。可选的，所述第一电阻R1的第一端与所述隔直模块100连接，所述第一电阻R1的第二端与所述反向放大器AMP的第一端连接，还与所述第二电阻R2的第一端连接。可选的，所述第二电阻R2的第二端与所述反向放大器AMP的第二端连接。可选的，所述第二电阻R2的第二端和所述反向放大器AMP的第二端还与所述第二电容C2的第一端连接。可选的，所述振荡电路的频率小于等于预设频率。可选的，所述预设为150MHz。可选的，所述第一电容C1小于等于5pF，所述第二电容C2小于等于5pF，所述第一电阻R1小于等于1kΩ，所述第二电阻小于等于1kΩ。可选的，所述反向放大器AMP由CMOS器件构成。采用COMS芯片工艺可以将本申请提供的晶体振荡器静态电容抵本文档来自技高网...

【技术保护点】
1.一种晶体静态电容抵消电路，其特征在于，包括：隔直模块和静态电容抵消模块，其中所述静态电容抵消模块包括隔直单元；/n所述隔直模块适于与晶体的第一端连接，还与所述静态电容抵消模块连接，用于与晶体振荡器的晶体振荡芯片内部的其他电路进行直流隔离；/n所述静态电容抵消模块，用于增大振荡电路的负阻，其中，所述隔直单元适于与所述晶体的第二端连接，用于与所述晶体振荡芯片内部的其他电路进行直流隔离。/n

【技术特征摘要】
1.一种晶体静态电容抵消电路，其特征在于，包括：隔直模块和静态电容抵消模块，其中所述静态电容抵消模块包括隔直单元；
所述隔直模块适于与晶体的第一端连接，还与所述静态电容抵消模块连接，用于与晶体振荡器的晶体振荡芯片内部的其他电路进行直流隔离；
所述静态电容抵消模块，用于增大振荡电路的负阻，其中，所述隔直单元适于与所述晶体的第二端连接，用于与所述晶体振荡芯片内部的其他电路进行直流隔离。


2.根据权利要1所述的晶体静态电容抵消电路，其特征在于，所述隔直模块包括：第一电容；
所述第一电容的第一端与所述晶体的第一端连接，所述第一电容的第二端与所述静态电容抵消模块连接。


3.根据权利要求1所述的晶体静态电容抵消电路，其特征在于，所述静态电容抵消模块包括：第一电阻，第二电阻，第二电容和反向放大器，其中，所述第二电容构成所述隔直单元。


4.根据权利要求3所述的晶体静态电容抵消电路，其特征在于，所述第一电阻的第一端与所述隔直模块连接，所述第一...

【专利技术属性】
技术研发人员：方修成，王占奎，刘兰坤，徐淑壹，要志宏，陈中平，逄杰，吴立国，杨璋娟，狄世杰，杨慧聪，赵玮娜，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：河北;13