一种多层膜结构衬底上的压电单晶薄膜及其制备方法技术

本发明专利技术公开了一种多层膜结构衬底上的压电单晶薄膜及其制备方法，属于半导体制造技术领域。本发明专利技术的多层膜结构衬底上的压电单晶薄膜，从下至上依次包括硅衬底、绝缘层、顶层硅层、顶层二氧化硅层和压电单晶薄膜，多层膜结构衬底由绝缘体上硅衬底进行热氧化处理得到，压电单晶薄膜由压电单晶衬底依次通过离子注入、晶圆键合工艺转移至多层膜结构衬底上得到。本发明专利技术的多层膜结构衬底各层薄膜致密，厚度一致性优良，厚度可控；压电单晶薄膜厚度可控，且厚度一致性优良；利用本发明专利技术的多层膜结构衬底上的压电单晶薄膜制备的声表面滤波器件具有机电耦合系数高，带宽大的优点，同时器件一致性较好，工艺稳定，良率高。

【技术实现步骤摘要】
一种多层膜结构衬底上的压电单晶薄膜及其制备方法
本专利技术涉及半导体制造
，尤其涉及一种多层膜结构衬底上的压电单晶薄膜及其制备方法。
技术介绍
声表面波滤波器(SurfaceAcousticWaveFilters，SAW)具有工作频率高、通频带宽、选频特性好、体积小和重量轻等特点，并且可采用与集成电路相同的生产工艺，制造简单，成本低，频率特性的一致性好，因此广泛应用于各种电子设备中。为适应电子整机高频、宽带化的要求，声表面滤波器也必须提高工作频率和拓展带宽。研究表明，当压电基材选定之后，声表面滤波器的工作频率则由叉指换能器(interdigitaltransducer，IDT)电极条宽决定，IDT电极条愈窄，频率愈高。采用0.35μm～0.2μm级的半导体微细加工工艺，可制作出2GHz～3GHz的声表面滤波器。而拓展声表面滤波器的带宽除了从优化设计叉指换能器的电极结构入手，还可以在压电基材上进行优化。
技术实现思路
本专利技术的目的在于提供一种多层膜结构衬底上的压电单晶薄膜及其制备方法，用以克服上述
技术介绍
中的技术问题。本专利技术是通过以下技术方案实现的：本专利技术一方面提供一种多层膜结构衬底上的压电单晶薄膜，包括多层膜结构衬底和压电单晶薄膜；所述多层膜结构衬底从下至上依次包括硅衬底、绝缘层、顶层硅层、顶层二氧化硅层；所述绝缘层、所述顶层硅层、所述顶层氧化硅层的厚度均为预设值。进一步地，所述绝缘层的厚度为0.1-10um，所述顶层硅层的厚度为0.1-10um，所述顶层二氧化硅层的厚度为0-10um。进一步地，所述多层膜结构衬底由绝缘体上硅衬底进行热氧化处理得到，所述绝缘体上硅衬底包括绝缘层和顶层硅层，所述顶层硅层与所述绝缘层的厚度比低于2:1。进一步地，所述压电单晶薄膜由压电单晶衬底依次通过离子注入、晶圆键合工艺转移至所述多层膜结构衬底上得到。进一步地，所述绝缘层的材料为氧化硅或氧化铝；所述压电单晶衬底的材料为铌酸锂、钽酸锂、石英、锗酸铋、硅酸铋、硅酸镓镧系列压电单晶材料中的任意一种。本专利技术另一方面提供一种制备上述的多层膜结构衬底上的压电单晶薄膜的方法，包括以下步骤：提供一压电单晶衬底，对所述压电单晶衬底的正面进行离子注入，在所述压电单晶衬底的预设深度形成缺陷层；提供一绝缘体上硅衬底，所述绝缘体上硅衬底具有预设厚度比的绝缘层和顶层硅层，对所述顶层硅层进行热氧化处理，形成顶层氧化硅层和顶层硅层，得到多层膜结构衬底；将所述压电单晶衬底的正面与所述顶层氧化硅层进行键合，形成键合结构；加热所述键合结构，所述键合结构在所述缺陷层处断裂，得到转移至所述多层膜结构衬底上的压电单晶薄膜。进一步地，所述顶层硅层与所述绝缘层的厚度比低于2:1，所述绝缘层的厚度为0.1-10um；对所述顶层硅层进行热氧化处理之后，所述顶层硅层的厚度为0.1-10um，所述顶层二氧化硅层的厚度为0-10um。进一步地，在将所述压电单晶衬底的正面与所述顶层氧化硅层进行键合，形成键合结构的步骤中，键合环境为真空或常压，键合温度大于或等于室温。进一步地，在加热所述键合结构，所述键合结构在所述缺陷层处断裂，得到转移至所述多层膜结构衬底上的压电单晶薄膜的步骤之后，还包括：对所述压电单晶薄膜进行后退火及表面处理。进一步地，在将所述压电单晶衬底的正面与所述顶层氧化硅层进行键合，形成键合结构的步骤之前，还包括：在所述压电单晶衬底上沉积二氧化硅层，并在所述二氧化硅层的表面形成微观缺陷。实施本专利技术，具有如下有益效果：1、本专利技术制备的压电单晶薄膜，厚度可控，且厚度一致性优良，其单晶质量远超现有技术中采用化学气相沉积法制备的压电单晶薄膜；2、本专利技术制备的多层膜衬底中各层薄膜致密，厚度一致性优良，厚度可控；3、相比于现有技术中的自下而上分别为硅衬底、氧化硅层和压电单晶薄膜结构，本专利技术的多层膜结构衬底上的压电单晶薄膜可以实现更大的机电耦合系数，相应地，利用本专利技术的多层膜结构衬底上的压电单晶薄膜制备的声表面滤波器件具有机电耦合系数高，带宽大的优点，同时器件一致性较好，工艺稳定，良率高；4、本专利技术的多层膜结构衬底上的压电单晶薄膜的制备方法，所采用的压电单晶衬底及绝缘体上硅衬底制备及晶圆键合工艺成熟，良率高，可行性高。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。图1是本专利技术实施例提供的多层膜结构衬底上的压电单晶薄膜的结构示意图；图2是本专利技术实施例提供的多层膜结构衬底上的压电单晶薄膜的制备方法的方法流程图；图3是本专利技术实施例提供的压电单晶衬底的结构示意图；图4是本专利技术实施例的压电单晶衬底进行离子注入的结构示意图；图5是本专利技术实施例提供的绝缘体上硅衬底的结构示意图；图6是本专利技术实施例绝缘体上硅衬底进行热氧化处理对应的结构示意图；图7是本专利技术实施例的键合结构的结构示意图；其中，附图标记对应为：1-压电单晶衬底、2-缺陷层、3-硅衬底、4-绝缘层、5-顶层硅层、6-顶层氧化硅层、7-压电单晶薄膜。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合实施例对本专利技术作进一步地详细描述。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例；为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在本专利技术创造的描述中，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。此处所称的“一个实施例”或“实施例”是指可包含于本专利技术至少一个实现方式中的特定特征、结构或特性。实施例本实施例提供一种多层膜结构衬底上的压电单晶薄膜，参阅图1，本实施例中的多层膜结构衬底上的压电单晶薄膜，包括层膜结构衬底和压电单晶薄膜7；多层膜结构衬底从下至上依次包括硅衬底3、绝缘层4、顶层硅层5、顶层二氧化硅层6；绝缘层4、顶层硅层5、顶层氧化硅层6的厚度均为预设值。作为一种具体的实施方式，绝缘层的厚度可以为0.1-10um，顶层硅层的厚度可以为0.1-10um，顶层二氧化硅层的厚度可以为0-10um。本领域技术人员可以理解，多层膜结构衬底上每一层的厚度与材料所制备的器件工作频率相关，本领域技术人员可以通过设计来实现某一频率下各层最优的厚度。本文档来自技高网...

【技术保护点】
1.一种多层膜结构衬底上的压电单晶薄膜，其特征在于，包括多层膜结构衬底和压电单晶薄膜；/n所述多层膜结构衬底从下至上依次包括硅衬底、绝缘层、顶层硅层、顶层二氧化硅层；所述绝缘层、所述顶层硅层、所述顶层氧化硅层的厚度均为预设值。/n

【技术特征摘要】
1.一种多层膜结构衬底上的压电单晶薄膜，其特征在于，包括多层膜结构衬底和压电单晶薄膜；
所述多层膜结构衬底从下至上依次包括硅衬底、绝缘层、顶层硅层、顶层二氧化硅层；所述绝缘层、所述顶层硅层、所述顶层氧化硅层的厚度均为预设值。


2.根据权利要求1所述的多层膜结构衬底上的压电单晶薄膜，其特征在于，所述绝缘层的厚度为0.1-10um，所述顶层硅层的厚度为0.1-10um，所述顶层二氧化硅层的厚度为0-10um。


3.根据权利要求1所述的多层膜结构衬底上的压电单晶薄膜，其特征在于，所述多层膜结构衬底由绝缘体上硅衬底进行热氧化处理得到，所述绝缘体上硅衬底包括绝缘层和顶层硅层，所述顶层硅层与所述绝缘层的厚度比低于2:1。


4.根据权利要求1所述的多层膜结构衬底上的压电单晶薄膜，其特征在于，所述压电单晶薄膜由压电单晶衬底依次通过离子注入、晶圆键合工艺转移至所述多层膜结构衬底上得到。


5.根据权利要求4所述的多层膜结构衬底上的压电单晶薄膜，其特征在于，所述绝缘层的材料为氧化硅或氧化铝；所述压电单晶衬底的材料为铌酸锂、钽酸锂、石英、锗酸铋、硅酸铋、硅酸镓镧系列压电单晶材料中的任意一种。


6.一种用于制备如权利要求1-5任一项所述的多层膜结构衬底上的压电单晶薄膜的方法，其特征在于，包括以下步骤：
提供一压电单晶衬底，对所述压电单晶衬底的正面进行离子注入，在所述压电单晶衬底的预设深度形成缺陷层；
提供一绝缘体上硅衬底，所述绝...

【专利技术属性】
技术研发人员：欧欣，李忠旭，黄凯，赵晓蒙，李文琴，鄢有泉，陈阳，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海;31