集成电路版本控制单元及控制电路制造技术

本实用新型专利技术揭示了一种集成电路版本控制单元及控制电路，所述版本控制单元包括金属及过孔串联分支、金属并联分支及过孔并联分支；金属及过孔串联分支、金属并联分支及过孔并联分支并联；金属及过孔串联分支包括依次串联的若干金属层及若干过孔，各金属层及过孔间隔连接；每层金属层及过孔均预留切断的位置；金属并联分支包括若干并联的金属分支，各金属分支分别设有缺口；过孔并联分支包括若干并联的过孔分支；每层过孔分支包括两个相连的金属层，两个相连的金属层有重叠区域；重叠区域预留放置过孔的位置。本实用新型专利技术提出的集成电路版本控制单元及控制电路，可提高集成电路版本控制信息修改的便捷性，提高工作效率。

【技术实现步骤摘要】
集成电路版本控制单元及控制电路
本技术属于集成电路
，涉及一种集成电路工程修改方法，尤其涉及一种集成电路版本控制单元及控制电路。
技术介绍
目前集成电路设计生命周期主要包括设计、制造、封装测试。其中设计和制造的分界点以设计公司向集成电路代工厂提供版图数据为区分。通常代工厂获得设计公司数据确认后即开始根据版图数据制作掩模版并制作集成电路。在集成电路设计流程中,工程修改(EngineeringChangeOrder,ECO)指通过人工的方法修改设计工具综合产生的网表并重新进行后端布局布线、时序验证、物理验证并产生最终提供给代工厂的制造数据。实施工程修改可以通过较小的代价、较短的迭代周期来修正小范围的芯片设计错误。工程修改通常可以在两个阶段实施：(1)芯片设计阶段。在该阶段实施工程修改可以节约完整的设计综合、布局布线、寄生提取、时序验证的设计迭代(依据设计规模从几天到数月不等)。该阶段的工程修改自由度较大，可以修改所有的版图资源。(2)芯片制造完成后。该阶段的工程修改可以节约掩膜版制造成本。掩膜版精度极高，代价不菲，一套完整的芯片制造数据通常需要数十层掩膜版(最新的7nm工艺一套掩膜版数量高达百层)。如果可以通过只修改数层版图(通常是金属及过孔，统称走线资源)达到修改设计的目的，则可以大大降低成本。仅依靠金属层掩膜版修改完成的工程修改需要在设计之初预留好备用的器件，这样在工程修改时可以通过修改金属层把备用器件融入到主电路中。研发人员通常希望可以通过一定的方式来获取不同工程更改芯片的版本信息来进行物料管理及软件配置优化。这些版本信息可以通过以下几种方式标志，但是都不可避免存在一些问题。(1)封装版本。在封装阶段可以在芯片表面为不同版本工程修改的芯片印制对应文字信息。但是对于未封装的裸片无法实施有效的版本控制；另外，某些特殊需求的产品在组装时出于防水、防尘、抗老化等考虑会对电路板进行灌胶，灌胶后无法通过封装判断芯片版本；此外，不同工程修改后的芯片在配置时可能存在细微差异，封装上标志的信息无法被软件读取，故无法针对不同工程修改版本的芯片进行差异化配置。(2)eFulse或EPROM/Flash烧录版本信息。在芯片测试阶段可以在自动化测试过程中对芯片内部eFuse或EPROM/Flash中特定位置烧录对应的工程修改版本信息，后续可以通过读取特定位置的内容来判断对应的工程修改版本信息。然而无论是eFuse还是Flash值只能在自动化测试时烧录，对于未经烧录的芯片无法判断其版本。并且eFuse需要增加单独IP模块，EPROM/Flash则需要特殊工艺或者在封装时将所需芯片裸片及Flash裸片合封在同一封装内，普适性较差。(3)在工程修改时在进行原定工程修改之外额外修改电路中预留版本标志位的网表信息，然后依靠EDA工具进行布局布线来生成所需设计文件。如前所述，工具进行工程修改的布局布线依赖于事先预留的备用器件。备用器件通常分散于芯片各处，可能离所需修改的位置较远，需要修改较多的走线资源。此外，修改版本标志的走线资源和修改原定工程修改的走线资源不一定完全一致。极有可能为了修改版本标志而消耗额外的走线资源，提高工程修改的成本。中国专利“一种集成电路工程修改时减少改动层数的方法(CN106709154A)”提供了一种只需修改单层过孔即可完成修改的方案。如图1所示，该方案在集成电路设计时引入硬模块单元，在硬模块单元中布置若干缺省值修改单元，每个缺省值修改单元的输出任意位都可以独立设定为‘0’或‘1’，因此对于任意寄存器的缺省值或者模拟模块的参数都可以调用该硬模块单元，缺省值修改单元的布线都位于同一金属层上，在进行ECO时只需要修改一层过孔层或者一层金属层，可以大幅减少重新制版的成本，并且可以减少代工厂修改掩膜的时间，提高工程修改的效率。图2示出的是采用该技术提供的方法在工程修改时的示意图，与拉低单元相连接的金属线和与拉高单元相连接的金属线位于金属层2，缺省值修改单元的输出高电平走线H[n]、输出低电平走线L[n]、输入走线I[n]和输出走线O[n]线路都位于金属层3。该例示了对O[4]和O[1]进行修改，以对O[4]修改的为例：在A1处将连接L[4]和与拉低单元相连接的金属线的过孔断开，并在A2处增加一个过孔将I[4]和与拉高单元相连接的金属线相连接。对O[1]的修改与O[4]类似。通过该实施例说明无论有多少组缺省值修改单元需要被修改都只需修改同一过孔层即可实现，因此可以大幅减少因改版带来的成本。然而该技术修改输出值时必须修改预设的金属层，如上述实施中的金属层2到金属层3之间的过孔。如果预定的工程修改所需更改的走线资源不包含金属层2到金属层3之间的过孔，则为了变更其输出需要额外修改金属层2到金属层3之间的过孔，造成工程修改成本上升。有鉴于此，如今迫切需要设计一种新的集成电路版本信息调整方式，以便克服现有集成电路版本信息调整方式存在的上述至少部分缺陷。
技术实现思路
本技术提供一种集成电路版本控制单元及控制电路，可提高集成电路版本控制信息修改的便捷性，提高工作效率。为解决上述技术问题，根据本技术的一个方面，采用如下技术方案：一种集成电路版本控制单元，所述版本控制单元包括：金属及过孔串联分支、金属并联分支及过孔并联分支；所述金属及过孔串联分支、金属并联分支及过孔并联分支并联，各分支的输出相互连接，形成版本控制单元的输出；所述金属及过孔串联分支的第一端连接拉低单元，金属并联分支的第一端及过孔并联分支的输入连接拉高单元；所述金属及过孔串联分支包括依次串联的若干金属层及若干过孔，各金属层及过孔间隔连接，通过金属层连接输出；所述金属及过孔串联分支中的金属层与所述金属并联分支中的金属层直接连接；每层金属层及过孔均预留切断的位置；所述金属并联分支包括若干并联的金属分支，各金属分支分别连接所述拉高单元，各金属分支分别设有缺口；所述过孔并联分支包括若干并联的过孔分支，各过孔分支分别连接所述拉高单元；每层过孔分支包括两个相连的金属层，两个相连的金属层有重叠区域；重叠区域预留放置过孔的位置，金属重叠部分满足放置过孔后所需的物理设计规则。作为本技术的一种实施方式，所述金属并联分支包括n个金属分支，各金属分支包括一层金属层，分别记为：第一金属层、第二金属层、…、第n-1金属层、第n金属层；其中，n≥2；所述过孔并联分支包括n-1个过孔分支，第i过孔分支包括第i金属层、第i+1金属层；其中，i为整数，1≤i≤n-1；第i金属层与第i+1金属层之间设有第i个过孔。作为本技术的一种实施方式，n＝4。根据本技术的另一个方面，采用如下技术方案：一种集成电路版本控制电路，所述集成电路版本控制电路包括至少一上述集成电路版本控制单元以及一编码器；各集成电路版本控制单元分别连接所述编码器。本技术的有益效果在于：本技术提出的集成电路版本控制单元及控制电路，可提高集成本文档来自技高网...

【技术保护点】
1.一种集成电路版本控制单元，其特征在于，所述版本控制单元包括：金属及过孔串联分支、金属并联分支及过孔并联分支；/n所述金属及过孔串联分支、金属并联分支及过孔并联分支并联，各分支的输出相互连接，形成版本控制单元的输出；/n所述金属及过孔串联分支的第一端连接拉低单元，金属并联分支的第一端及过孔并联分支的输入连接拉高单元；/n所述金属及过孔串联分支包括依次串联的若干金属层及若干过孔，各金属层及过孔间隔连接，通过金属层连接输出；所述金属及过孔串联分支中的金属层与所述金属并联分支中的金属层直接连接；每层金属层及过孔均预留切断的位置；/n所述金属并联分支包括若干并联的金属分支，各金属分支分别连接所述拉高单元，各金属分支分别设有缺口；/n所述过孔并联分支包括若干并联的过孔分支，各过孔分支分别连接所述拉高单元；每层过孔分支包括两个相连的金属层，两个相连的金属层有重叠区域；重叠区域预留放置过孔的位置，金属重叠部分满足放置过孔后所需的物理设计规则。/n

【技术特征摘要】
1.一种集成电路版本控制单元，其特征在于，所述版本控制单元包括：金属及过孔串联分支、金属并联分支及过孔并联分支；
所述金属及过孔串联分支、金属并联分支及过孔并联分支并联，各分支的输出相互连接，形成版本控制单元的输出；
所述金属及过孔串联分支的第一端连接拉低单元，金属并联分支的第一端及过孔并联分支的输入连接拉高单元；
所述金属及过孔串联分支包括依次串联的若干金属层及若干过孔，各金属层及过孔间隔连接，通过金属层连接输出；所述金属及过孔串联分支中的金属层与所述金属并联分支中的金属层直接连接；每层金属层及过孔均预留切断的位置；
所述金属并联分支包括若干并联的金属分支，各金属分支分别连接所述拉高单元，各金属分支分别设有缺口；
所述过孔并联分支包括若干并联的过孔分支，各过孔分支分别连接所述拉高单元；每层过孔分支包括两个相连的金属层，两个相连的金属层有...

【专利技术属性】
技术研发人员：吴俊，施子韬，李冉，田缝，马占林，韩洪征，宋永华，
申请(专利权)人：博流智能科技南京有限公司，
类型：新型
国别省市：江苏;32