锁相环杂散消减电路及锁相环电路制造技术

本实用新型专利技术揭示了一种锁相环杂散消减电路及锁相环电路，所述杂散消减电路包括积分微分调制器SDM、随机序列发生器、第一选择器、第二选择器、数字时间转换器DTC及多模分频器；积分微分调制器SDM输出调制器误差信号及分频比信号；随机序列发生器的输出端分别连接第一选择器及第二选择器；第一选择器的输出端向数字时间转换器DTC输出由积分微分调制器SDM输出的调制器误差结合第一选择器选择的随机数形成的第一输出数据；第二选择器的输出端向多模分频器输出由积分微分调制器SDM输出的分频比结合第二选择器选择的随机数形成的第二输出数据。本实用新型专利技术可有效降低DTC非线性导致的杂散能量，并且能够一定程度抵消其他通路的杂散，改善整个PLL系统的抖动。改善整个PLL系统的抖动。改善整个PLL系统的抖动。

【技术实现步骤摘要】
锁相环杂散消减电路及锁相环电路


[0001]本技术属于电子电路
，涉及一种杂散消减电路，尤其涉及一种锁相环杂散消减电路及锁相环电路。

技术介绍

[0002]通信系统日益复杂，对时钟电路的噪声性能要求逐渐提高。在极低抖动时钟系统中，杂散引入的时钟抖动占比越来越大，因此减小甚至消除杂散变得日益重要。
[0003]随着制造工艺的进步，数字电路由于其易于实现、移植以及面积小的特点，越来越广泛的被应用于锁相环的设计当中，也就是业界所熟知的ADPLL(全数字相位锁定环)。然而锁相环本质上还是一个模拟系统，比如PLL(锁相环)中必不可少的VCO(压控振荡器)，其输出的相位信息是模拟量，从而跟随其后的FBDV(反馈分频器)的输出相位也是模拟量，因此ADPLL中数字电路与模拟电路的通信必然需要相应的接口电路。传统数字与模拟之间的通信依赖于ADC(模拟数字转换器)和DAC(数字模拟转换器)，相应的在ADPLL系统中TDC(时间到数字信号转换器)负责将模拟域中的相位信息(与时间信息等效)转化成数字信号，DTC(数字时间转换器)负责将数字信号转换成相位信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种锁相环杂散消减电路，其特征在于，所述杂散消减电路包括：积分微分调制器SDM、随机序列发生器、第一选择器、第二选择器、数字时间转换器DTC及多模分频器；所述积分微分调制器SDM用以输出调制器误差信号及分频比信号；所述积分微分调制器SDM的第一输出端输出调制器误差信号，所述积分微分调制器SDM的第一输出端连接第一选择器的输入端；所述积分微分调制器SDM的第二输出端输出分频比信号，所述积分微分调制器SDM的第二输出端连接第二选择器的输入端；所述随机序列发生器的输出端分别连接所述第一选择器的输入端及所述第二选择器的输入端；所述第一选...

【专利技术属性】
技术研发人员：颜文，刘钊，章松，李冬，韩洪征，宋永华，
申请(专利权)人：博流智能科技南京有限公司，
类型：新型
国别省市：