一种时钟数据恢复电路及防止其锁定或不锁定的方法技术

本发明专利技术公开了一种时钟数据恢复电路及防止其误锁定或不锁定的方法，该方法采用时钟数据恢复电路中的锁定检测器，判断时钟数据恢复电路中的相位检测器检测得到的时钟超前、时钟滞后、时钟错误1、时钟错误2四种信息，可有效的判断出当前时钟恢复电路的输入数据速率与采样时钟是否匹配，在输入数据速率高时防止时钟数据恢复电路跑偏不锁定，在输入数据速率低时防止时钟数据恢复电路误锁定，同时迅速通知协议上层，相比传统的基于协议上层的速度协商机制，提高了效率且有效防止时钟数据恢复电路不锁定。锁定。锁定。

【技术实现步骤摘要】
一种时钟数据恢复电路及防止其锁定或不锁定的方法


[0001]本专利技术涉及时钟恢复电路，具体涉及一种时钟数据恢复电路及防止时钟数据恢复电路误锁定或不锁定的方法。

技术介绍

[0002]随着集成电路工艺、技术的不断进步，各种高速串行接口规范如SATA(Serial Advanced Technology Attachment)不断升级，接口速率不断提高，从最初1.0规范(1.5Gbps)、2.0规范(3Gbps)发展到现在3.0规范(6Gbps)。尽管规范接口速率不断提高，但每代规范都必须向下兼容，如SATA3.0设备必须向下兼容SATA2.0、SATA1.0设备。这样实际应用中不可避免的存在SATA主机和SATA从机支持的速率等级不一致问题，当它们互连时必定要进行速度协商。
[0003]时钟数据恢复电路广泛的应用在高速串行接口的接收端，用来从输入的串行数据流中提取时钟信息并重定时(恢复)数据。图1为传统的基于相位插值的时钟数据恢复电路(半速率架构)，其中四相采样时钟中的clk0和clk180为数据bit边沿采样时钟，clk90和clk2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种防止时钟数据恢复电路误锁定或不锁定的方法，其特征在于，包括以下步骤：时钟数据恢复电路复位放开，时钟数据恢复电路工作；相位检测器用四相采样时钟采样输入数据，判断输入数据与采样时钟之间的相位关系是属于时钟超前、时钟滞后、时钟错误1以及时钟错误2中的哪一种；锁定检测器对相位检测器输出的连续的Nbit判断结果进行分析，统计连续出现时钟错误1的bit数和连续出现时钟错误2的bit数；如果连续出现时钟错误1的bit数，超过Mbit，锁定检测器判定输入数据速率高于采样时钟频率，则将时钟数据恢复电路复位一次，复位放开后再重新开始工作，同时通知协议上层；如果连续出现时钟错误2的bit数，超过Mbit，锁定检测器判定输入数据速率低于采样时钟频率，则将时钟数据恢复电路复位一次，复位放开后再重新开始工作，同时通知协议上层；如果连续出现时钟错误1的bit数或连续出现时钟错误2的bit数，不超过Mbit，锁定检测器统计一段时间内时钟超前bit数、时钟滞后bit数，当它们的差值在设定范围内，给出环路锁定指示信号，同时通知协议上层；N、M为整数且M＜N。2.如权利要求1所述的防止时钟数据恢复电路误锁定或不锁定的方法，其特征在于，所述时钟错误1是指连续两个bit中有一个bit没被数据bit中心时钟采样到的情形。3.如权利要求1或2所述的防止时钟数据恢复电路误锁定或不锁定的方法，其特征在于，所述时钟错误2是指一个bit被数据bit中心时钟采样两次的情形。4.如权利要求1所述的防止时钟数据恢复电路误锁定或不锁定的方法，其特征在于，所述N为20。5.如权利要求1或4所述的防止时钟数据恢复电路误锁定或不锁定的方法，其特征在于，所述M为6。6.一种时钟数据恢复电路，包括锁相环、相位插值器、相位检测器、数字滤波器以及锁定检测器，其特征在于，相位检测器用于对输入数据的边沿和四相采样时钟的相位做比较，输出时钟超前、时钟滞后、时钟错误1、时钟错误2四种相位信息；当输入数据速率和四相采样时钟频率匹配时，时钟超前...

【专利技术属性】
技术研发人员：周祥福，
申请(专利权)人：珠海亿智电子科技有限公司，
类型：发明
国别省市：