消除体内曲率效应的等势降场器件及其制造方法技术

本发明专利技术提供一种消除体内曲率效应的等势降场器件及制造方法，包括元胞区与终端区。元胞区中，第一介质氧化层和多晶硅电极构成纵向浮空场板，所述纵向浮空场板分布在整个第二导电类型漂移区中，漏端以相同工艺引入多晶硅电极与漏极相连的纵向场板。本发明专利技术中纵向浮空场板辅助耗尽漂移区，提高了器件耐压。但由于靠近漏端的纵向浮空场板钳位了体内电势，使得等势线在槽底集中，造成了器件的提前击穿。漏端纵向场板与漏极相连，将漏端高电位引入器件体内，消除了体内曲率效应，进一步提高器件耐压。终端区中，纵向浮空场板呈环形承担大部分耐压，漏端的纵向场板形成半圆状阵列，缓解了因曲率增大而导致的靠近漏端的槽底电场的进一步提高。

【技术实现步骤摘要】
消除体内曲率效应的等势降场器件及其制造方法
本专利技术属于功率半导体领域，主要提出了一种消除体内曲率效应的等势降场器件及其制造方法。
技术介绍
功率半导体器件由于具有输入阻抗高、损耗低、开关速度快、安全工作区宽等特性，已被广泛应用于消费电子、计算机及外设、网络通信，电子专用设备与仪器仪表、汽车电子、LED显示屏以及电子照明等多个方面。横向器件由于源极、栅极、漏极都在芯片表面，易于通过内部连接与其他器件及电路集成，被广泛运用于功率集成电路中。横向器件设计中，要求器件具有高的击穿电压，低的比导通电阻。较高的击穿电压需要器件有较长的漂移区长度和较低的漂移区掺杂浓度，但这也导致了器件的比导通电阻增大。为了缓解击穿电压与比导通电阻之间的矛盾关系，有研究者提出一种具有纵向浮空场板的器件及其制造方法(CN201910819933.6)，此专利技术通过在器件关态引入全域MIS耗尽机制，提高器件耐压。同时，在器件开态时，浮空场板表面能够形成积累层，降低比导通电阻，并提高饱和电流。但由于靠近漏端的纵向浮空场板钳位了体内电势，使得等势线在槽底集中，造成了器件的提前击穿，限制了器件耐压的进一步提高。本专利技术提出一种消除体内曲率效应的等势降场器件及其制造方法，解决了器件由于体内曲率效应造成的槽底电场增大的问题，具有更高的击穿电压，其制造方法也较为简单。
技术实现思路
本专利技术在漂移区中引入等势环和全域MIS耗尽新模式，利用相同工艺在漏极区域引入纵向场板，提出一种消除体内曲率效应的等势降场器件，使得器件能进一步提高耐压，降低比导。为实现上述专利技术目的，本专利技术技术方案如下：一种消除体内曲率效应的等势降场器件，包括元胞区与终端区。元胞区包括：第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型源端重掺杂区13，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型源端重掺杂区23，第二导电类型漏端重掺杂区24，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33，多晶硅电极41、控制栅多晶硅电极42，金属条51，源端金属52，漏端金属53；其中，第二导电类型漂移区21位于第一导电类型半导体衬底11上方，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第二导电类型阱区22位于第二导电类型漂移区21的右侧，第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区23位于第一导电类型阱区12中，源极金属52位于第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区23的上表面；第二导电类型漏端重掺杂区24位于第一导电类型阱区22中，漏极金属53位于第二导电类型漏端重掺杂区24的上表面；第二介质氧化层32位于第一导电类型阱区12上方，并且左端与第二导电类型源端重掺杂区23相接触，右端与第二导电类型漂移区21相接触；第三介质氧化层33位于第二介质氧化层32与第二导电类型漏端重掺杂区24之间的第二导电类型漂移区21的上表面；控制栅多晶硅电极42覆盖在第二介质氧化层32的上表面并部分延伸至第三介质氧化层33的上表面；第一介质氧化层31和多晶硅电极41构成纵向浮空场板，且第一介质氧化层31包围多晶硅电极41，所述纵向浮空场板分布在整个第二导电类型漂移区21中，形成纵向浮空场板阵列；并且以相同工艺同时在漏端形成漏端纵向场板，漏端纵向场板贯穿第二导电类型漏端重掺杂区24、第二导电类型阱区22，所述漏端纵向场板的多晶硅电极41与漏端金属53相连；分布在整个第二导电类型漂移区21中的距离源极和漏极等距离的纵向浮空场板通过通孔与金属条51连接，形成体内等势环；终端区为与元胞区相连的闭合环状结构，包括：第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型源端重掺杂区13、第二导电类型漂移区21、第二导电类型阱区22、第二导电类型源端重掺杂区23，第二导电类型漏端重掺杂区23，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33，多晶硅电极41、控制栅多晶硅电极42，金属条51，源端金属52，漏端金属53，其排布顺序与元胞区一致；第一介质氧化层31和多晶硅电极41构成环状纵向浮空场板，分布在整个第二导电类型漂移区21中；多个漏端纵向场板平行贯穿第二导电类型漏端重掺杂区24、第二导电类型阱区22，形成半圆状分布阵列。作为优选方式，纵向浮空场板与漏端纵向场板以相同工艺同时形成，且场板深度都小于第二导电类型漂移区21深度。作为优选方式，分布在整个第二导电类型漂移区21中的相邻纵向浮空场板的纵向间距和横向间距相等；并且/或者纵向浮空场板的截面形状是矩形、或圆形、或椭圆形、或六边形。作为优选方式，所述纵向浮空场板中最靠近第二导电类型阱区22的一列，通过金属条51与漏极电极53相连；并且/或者所述纵向浮空场板中最靠近第一导电类型阱区12的一列，通过金属条51与源极电极52相连。作为优选方式，所述漂移区浮空场板与漏端纵向场板插入衬底，纵向浮空场板同时对第一导电类型半导体衬底11和第二导电类型漂移区21进行耗尽，漏端纵向场板优化靠近漏端的体内电场。作为优选方式，所述器件为SOI器件而不是体硅器件，浮空场板均匀分布在第二导电类型漂移区21中。作为优选方式，所述漏端纵向场板的形貌为正方形，并且间距设置；或者所述漏端纵向场板的形貌为垂直元胞区方向平行排布的矩形槽，并且保持一定间距，形成半圆状分布。作为优选方式，包括通过高压互连线连接的LDMOS区和高压控制电路区，高压互连线的一端穿过漏端纵向场板与LDMOS漏极相连，其另一端与高压控制电路区相连，互连线金属仅跨过了漏端纵向场板，不对其下方器件的电场分布产生影响。本专利技术还提供一种所述的一种消除体内曲率效应的等势降场器件的制造方法，其特征在于包括如下步骤：步骤1：选择第一类导电类型半导体衬底11；步骤2：进行离子注入第二导电类型杂质，并热过程推进形成第二导电类型漂移区21；步骤3：通过光刻以及刻蚀形成深槽；步骤4：在深槽内形成第一介质氧化层31；步骤5：淀积多晶并刻蚀至硅平面，形成多晶硅电极41；步骤6：离子注入第一导电类型杂质并推结，形成第一导电类型阱区12，再离子注入第二导电类型杂质并推结，形成第二导电类型阱区22；步骤7：形成第二介质氧化层32，再形成第三介质氧化层33；步骤8：淀积多晶硅并刻蚀，形成控制栅多晶硅电极42；步骤9：离子注入形成第一导电类型源端重掺杂区13，第二导电类型源端重掺杂区23与第二导电类型漏端重掺杂区24；步骤10：刻蚀第三介质氧化层33形成接触孔,接着淀积并刻蚀金属条51，源极金属52，漏极金属53.作为优选方式，步骤2中通过注入并推结形成的第二导电类型漂移区21通过外延的方法得到。并且/或者步骤6中通过注入并推结而得到的第一导电类型阱区12与第二导电类型阱区22，通过多次不同能量的注入并激活来形成。作为优选方式，所述的所有介质氧化层通过热生长形成，或通过淀积并刻蚀形成。本专利技术的有益效果为本文档来自技高网...

【技术保护点】
1.一种消除体内曲率效应的等势降场器件，其特征在于包括元胞区与终端区：/n元胞区包括：第一导电类型半导体衬底(11)、第一导电类型阱区(12)、第一导电类型源端重掺杂区(13)，第二导电类型漂移区(21)、第二导电类型阱区(22)、第二导电类型源端重掺杂区(23)，第二导电类型漏端重掺杂区(24)，第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)，多晶硅电极(41)、控制栅多晶硅电极(42)，金属条(51)，源端金属(52)，漏端金属(53)；/n其中，第二导电类型漂移区(21)位于第一导电类型半导体衬底(11)上方，第一导电类型阱区(12)位于第二导电类型漂移区(21)的左侧，第二导电类型阱区(22)位于第二导电类型漂移区(21)的右侧，第一导电类型源端重掺杂区(13)和第二导电类型源端重掺杂区(23)位于第一导电类型阱区(12)中，源极金属(52)位于第一导电类型源端重掺杂区(13)和第二导电类型源端重掺杂区(23)的上表面；第二导电类型漏端重掺杂区(24)位于第一导电类型阱区(22)中，漏极金属(53)位于第二导电类型漏端重掺杂区(24)的上表面；第二介质氧化层(32)位于第一导电类型阱区(12)上方，并且左端与第二导电类型源端重掺杂区(23)相接触，右端与第二导电类型漂移区(21)相接触；第三介质氧化层(33)位于第二介质氧化层(32)与第二导电类型漏端重掺杂区(24)之间的第二导电类型漂移区(21)的上表面；控制栅多晶硅电极(42)覆盖在第二介质氧化层(32)的上表面并部分延伸至第三介质氧化层(33)的上表面；/n第一介质氧化层(31)和多晶硅电极(41)构成纵向浮空场板，且第一介质氧化层(31)包围多晶硅电极(41)，所述纵向浮空场板分布在整个第二导电类型漂移区(21)中，形成纵向浮空场板阵列；并且以相同工艺同时在漏端形成漏端纵向场板，漏端纵向场板贯穿第二导电类型漏端重掺杂区(24)、第二导电类型阱区(22)，所述漏端纵向场板的多晶硅电极(41)与漏端金属(53)相连；分布在整个第二导电类型漂移区(21)中的距离源极和漏极等距离的纵向浮空场板通过通孔与金属条(51)连接，形成体内等势环；/n终端区为与元胞区相连的闭合环状结构，包括：第一导电类型半导体衬底(11)、第一导电类型阱区(12)、第一导电类型源端重掺杂区(13)、第二导电类型漂移区(21)、第二导电类型阱区(22)、第二导电类型源端重掺杂区(23)，第二导电类型漏端重掺杂区(23)，第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)，多晶硅电极(41)、控制栅多晶硅电极(42)，金属条(51)，源端金属(52)，漏端金属(53)，其排布顺序与元胞区一致；第一介质氧化层(31)和多晶硅电极(41)构成环状纵向浮空场板，分布在整个第二导电类型漂移区(21)中；多个漏端纵向场板平行贯穿第二导电类型漏端重掺杂区(24)、第二导电类型阱区(22)，形成半圆状分布阵列。/n...

【技术特征摘要】
1.一种消除体内曲率效应的等势降场器件，其特征在于包括元胞区与终端区：
元胞区包括：第一导电类型半导体衬底(11)、第一导电类型阱区(12)、第一导电类型源端重掺杂区(13)，第二导电类型漂移区(21)、第二导电类型阱区(22)、第二导电类型源端重掺杂区(23)，第二导电类型漏端重掺杂区(24)，第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)，多晶硅电极(41)、控制栅多晶硅电极(42)，金属条(51)，源端金属(52)，漏端金属(53)；
其中，第二导电类型漂移区(21)位于第一导电类型半导体衬底(11)上方，第一导电类型阱区(12)位于第二导电类型漂移区(21)的左侧，第二导电类型阱区(22)位于第二导电类型漂移区(21)的右侧，第一导电类型源端重掺杂区(13)和第二导电类型源端重掺杂区(23)位于第一导电类型阱区(12)中，源极金属(52)位于第一导电类型源端重掺杂区(13)和第二导电类型源端重掺杂区(23)的上表面；第二导电类型漏端重掺杂区(24)位于第一导电类型阱区(22)中，漏极金属(53)位于第二导电类型漏端重掺杂区(24)的上表面；第二介质氧化层(32)位于第一导电类型阱区(12)上方，并且左端与第二导电类型源端重掺杂区(23)相接触，右端与第二导电类型漂移区(21)相接触；第三介质氧化层(33)位于第二介质氧化层(32)与第二导电类型漏端重掺杂区(24)之间的第二导电类型漂移区(21)的上表面；控制栅多晶硅电极(42)覆盖在第二介质氧化层(32)的上表面并部分延伸至第三介质氧化层(33)的上表面；
第一介质氧化层(31)和多晶硅电极(41)构成纵向浮空场板，且第一介质氧化层(31)包围多晶硅电极(41)，所述纵向浮空场板分布在整个第二导电类型漂移区(21)中，形成纵向浮空场板阵列；并且以相同工艺同时在漏端形成漏端纵向场板，漏端纵向场板贯穿第二导电类型漏端重掺杂区(24)、第二导电类型阱区(22)，所述漏端纵向场板的多晶硅电极(41)与漏端金属(53)相连；分布在整个第二导电类型漂移区(21)中的距离源极和漏极等距离的纵向浮空场板通过通孔与金属条(51)连接，形成体内等势环；
终端区为与元胞区相连的闭合环状结构，包括：第一导电类型半导体衬底(11)、第一导电类型阱区(12)、第一导电类型源端重掺杂区(13)、第二导电类型漂移区(21)、第二导电类型阱区(22)、第二导电类型源端重掺杂区(23)，第二导电类型漏端重掺杂区(23)，第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)，多晶硅电极(41)、控制栅多晶硅电极(42)，金属条(51)，源端金属(52)，漏端金属(53)，其排布顺序与元胞区一致；第一介质氧化层(31)和多晶硅电极(41)构成环状纵向浮空场板，分布在整个第二导电类型漂移区(21)中；多个漏端纵向场板平行贯穿第二导电类型漏端重掺杂区(24)、第二导电类型阱区(22)，形成半圆状分布阵列。


2.根据权利要求1所述的一种消除体内曲率效应的等势降场器件，其特征在于：纵向浮空场板与漏端纵向场板以相同工艺同时形成，且场板深度都小于第二导电类型漂移区(21)深度。

【专利技术属性】
技术研发人员：章文通，朱旭晗，祖健，乔明，李肇基，张波，
申请(专利权)人：电子科技大学，电子科技大学广东电子信息工程研究院，
类型：发明
国别省市：四川;51