具有二极管耦合的隔离环的LDMOS制造技术

一种用于提高横向扩散金属氧化物半导体(LDMOS)的击穿电压的方法包括将场效应晶体管(FET)的第一阱偏置到第一电压。所述第一阱与第二阱横向分离。响应于所述第一电压超过连接在所述隔离环与所述第一阱之间的二极管的击穿电压将隔离环充电到第二电压。所述隔离环横向包围所述FET并接触在所述第一阱和所述第二阱下方延伸的掩埋层(BL)。将衬底偏置到小于或等于所述第一电压的第三电压。所述衬底在所述BL下方横向延伸并接触所述BL。

【技术实现步骤摘要】
具有二极管耦合的隔离环的LDMOS
本公开总体上涉及高电压半导体装置，并且更具体地说，涉及横向扩散金属氧化物半导体(LDMOS)。
技术介绍
在汽车应用、工业应用和消费应用中，对集成高压装置在更高电压下操作的需求不断增加。为了在可接受的击穿电压下实现高侧能力，这些装置可以被隔离槽区包围，所述隔离槽区由在装置的侧面的n型阱注入和在装置下面延伸的n型掩埋层(NBL)形成。在此类设计中，装置击穿电压通常受到NBL与其上方的隔离的p型之间的纵向结的限制。例如，n型LDMOS中的击穿电压通常由主体区域与底下的NBL隔离层之间的结确定。然而，由p型漂移区域和NBL形成的结常常确定了p型LDMOS中的击穿电压。对于常规的LDMOS，可以通过增加外延层厚度来提高装置击穿电压，然而这将会产生许多制造工艺挑战。例如，当外延层厚度增加时，在隔离环与NBL之间形成稳健的电连接会更困难，并且可能需要昂贵的高能注入工具。另外，增加外延层厚度会使对准准确度降低或甚至引起对准问题。
技术实现思路
如将了解的，所公开的实施例包括至少以下内容。在一个实施例中，一种LDMOS包括FET，所述FET包括源极端、连接到主体区域的主体端和连接到漂移区域的漏极端。所述主体区域与所述漂移区域横向分离。隔离环被安置成横向包围FET。掩埋层(BL)位于所述FET下方并与所述隔离环接触。二极管包括阳极和阴极。所述阳极电耦合到所述隔离环，并且所述阴极电耦合到所述FET的区域。所述LDMOS的替代性实施例包括以下特征中的一个特征或其任何组合。所述FET是p型FET，并且所述FET的所述区域是所述主体区域。所述FET是n型FET，并且所述FET的所述区域是所述漂移区域。所述FET的所述区域包括由n型阱注入形成的上部部分，以及由p型阱注入形成的下部部分安置在所述上部部分与所述BL之间。n型注入在所述阴极中形成，其中所述n型注入具有比所述FET的所述区域的上部部分更高的掺杂浓度。所述BL包括位于所述FET的所述区域下方的第一部分和位于所述FET的所述区域下方的第二部分，其中所述第二部分具有相对于所述第一部分更低的掺杂浓度。所述第一部分与靠近所述FET的栅极氧化物的硅表面之间的第一厚度小于所述第二部分与所述硅表面之间的第二厚度。深沟槽隔离被安置成横向包围所述隔离环。p型注入安置在所述主体区域与所述隔离环之间。在另一个实施例中，一种LDMOS包括FET，所述FET包括源极端、连接到主体区域的主体端和连接到漂移区域的漏极端。隔离环被安置成横向包围FET。BL位于所述FET下方并与所述隔离环接触。二极管包括阳极和阴极。所述阳极利用金属互连电耦合到隔离环，并且所述阴极电耦合到所述FET的区域。所述LDMOS的替代性实施例包括以下特征中的一个特征或其任何组合。所述FET的所述区域包括由n型阱注入形成的上部部分，以及由p型阱注入形成的下部部分安置在所述上部部分与所述BL之间。n型注入在所述阴极中形成，其中所述n型注入具有比所述FET的所述区域更高的掺杂浓度。所述BL包括位于所述FET的所述区域下方的第一部分和位于所述FET的所述区域下方的第二部分，其中所述第二部分具有相对于所述第一部分更低的掺杂浓度。所述第一部分与靠近所述FET的栅极氧化物的硅表面之间的第一厚度小于所述第二部分与所述硅表面之间的第二厚度。深沟槽隔离被安置成横向包围所述隔离环。p型注入安置在所述主体区域与所述隔离环之间。在另一个实施例中，一种用于提高LDMOS的击穿电压的方法包括将FET的第一阱偏置到第一电压。所述第一阱与第二阱横向分离。响应于所述第一电压超过连接在所述隔离环与所述第一阱之间的二极管的击穿电压而将隔离环充电到第二电压。所述隔离环横向包围所述FET并接触在所述第一阱和所述第二阱下方延伸的BL。将衬底偏置到小于或等于所述第一电压的第三电压。所述衬底在所述BL下方横向延伸并接触所述BL。所述用于提高LDMOS的击穿电压的方法的替代性实施例包括以下特征中的一个特征或其任何组合。所述FET是PFET，所述第一阱是所述PFET的主体区域，所述第二阱是所述PFET的漂移区域，并且将所述隔离环充电到所述第二电压增加了跨所述BL与所述漂移区域之间的纵向结的PFET击穿电压。所述FET是NFET，所述第一阱是所述NFET的漂移区域，所述第二阱是所述NFET的主体区域，并且将所述隔离环充电到所述第二电压增加了跨所述BL与所述主体区域之间的纵向结的NFET击穿电压。附图说明本专利技术是通过举例进行说明的并且不受附图限制，在附图中，类似的附图标记指示类似的元件。附图中的元件是为了简单和清楚起见而示出的并且不一定按比例绘制。图1是根据本公开的示例实施例的p型LDMOS的横截面视图。图2是示出了图1的LDMOS的掩模层的子集的放置的局部平面图。图3是示出了处于“断开”状态的p型LDMOS的击穿电压(BV)特性的图形视图。图4是示出了处于“导通”状态的p型LDMOS的BV特性的图形视图。图5是将常规的p型LDMOS的直流(DC)安全操作区(SOA)与图1的p型LDMOS进行比较的图形视图。图6是根据本公开的示例实施例的n型LDMOS的横截面视图。图7是示出了处于“断开”状态的n型LDMOS的BV特性的图形视图。图8是示出了左轴上的漏极电流和右轴上的跨导的影响的图形视图，比较了常规的n型LDMOS与图6的n型LDMOS。图9是示出了处于“导通”状态的n型LDMOS的BV特性的图形视图。图10是将常规的n型LDMOS的DCSOA与图6的n型LDMOS进行比较的图形视图。图11是根据本公开的示例实施例的n型LDMOS的横截面视图。图12是根据本公开的示例实施例的用于提高LDMOS的击穿电压的方法的流程图表示。具体实施方式本文所描述的各种实施例提供了通过动态偏置隔离槽区而具有提高的击穿电压的LDMOS。隔离槽区由包围LDMOS的隔离环形成并连接到在LDMOS下面延伸的掩埋层。LDMOS的隔离环电耦合到集成二极管的阳极。此二极管定位在装置操作区外部并且由p+有源区和n型区域(例如，分别为p型LDMOS中的主体区域和n型LDMOS中的漂移区域，在装置操作期间通常被高电位偏置)构成。此类配置将隔离环上的电位降低了等于或大于二极管击穿电压的值，这导致LDMOS的击穿电压提高。偏置隔离槽区减小了掩埋层与纵向安置在掩埋层上方的LDMOS的阱之间跨临界击穿区域的电位差。本文所描述的LDMOS的实施例的其它变化是利用耦合到隔离环的类似二极管可实现的。图1示出了根据本公开的p型LDMOS的示例实施例10。实施例10形成在p型衬底12上。N型掩埋层(NBL)14形成在p型衬底12之上并与p型衬底12接触。在一个实施例中，p型衬底12利用到接地端(未示出)的连接来接地，并且NBL充电到等于或大于接地的电压。在实施例10中，轻掺杂的NBL(LNBL)16形成在p型衬底12的一部分上并与p型衬底1本文档来自技高网...

【技术保护点】
1.一种横向扩散金属氧化物半导体(LDMOS)，其特征在于，包括：/n场效应晶体管(FET)，所述FET包括源极端、连接到主体区域的主体端和连接到漂移区域的漏极端，所述主体区域与所述漂移区域横向分离；/n隔离环，所述隔离环被安置成横向包围所述FET；/n掩埋层(BL)，所述BL位于所述FET下方并与所述隔离环接触；以及/n二极管，所述二极管包括阳极和阴极，所述阳极电耦合到所述隔离环，并且所述阴极电耦合到所述FET的区域。/n

【技术特征摘要】
20190409 US 16/379,7651.一种横向扩散金属氧化物半导体(LDMOS)，其特征在于，包括：
场效应晶体管(FET)，所述FET包括源极端、连接到主体区域的主体端和连接到漂移区域的漏极端，所述主体区域与所述漂移区域横向分离；
隔离环，所述隔离环被安置成横向包围所述FET；
掩埋层(BL)，所述BL位于所述FET下方并与所述隔离环接触；以及
二极管，所述二极管包括阳极和阴极，所述阳极电耦合到所述隔离环，并且所述阴极电耦合到所述FET的区域。


2.根据权利要求1所述的LDMOS，其特征在于，所述FET的所述区域包括由n型阱注入形成的上部部分，以及由p型阱注入形成的下部部分安置在所述上部部分与所述BL之间。


3.根据权利要求1所述的LDMOS，其特征在于，所述BL包括位于所述FET的所述区域下方的第一部分和位于所述FET的所述区域下方的第二部分，其中所述第二部分具有相对于所述第一部分更低的掺杂浓度。


4.一种横向扩散金属氧化物半导体(LDMOS)，其特征在于，包括：
场效应晶体管(FET)，所述FET包括源极端、连接到主体区域的主体端和连接到漂移区域的漏极端；
隔离环，所述隔离环被安置成横向包围所述FET；
掩埋层(BL)，所述BL位于所述FET下方并与所述隔离环接触；以及
二极管，所述二极管包括阳极和阴极，所述阳极利用金属互连电耦合到所述隔离环，并且所述阴极电耦合到所述FET的区域。


5.根据权利要求4所述的LDMOS，其特征在于，所述FET的所述区域包括由n型阱注入...

【专利技术属性】
技术研发人员：林欣，张志宏，程序，祝荣华，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：美国;US