半导体装置及半导体装置的制造方法制造方法及图纸

目的在于提供如下技术，即，针对半导体装置，能够在不损害可靠性的情况下实现小型化。半导体装置具有：绝缘基板(5)，其具有电路图案(8)；多个半导体芯片(10、11)，它们搭载于电路图案(8)之上；导线(14)，其将多个半导体芯片(10、11)之间、及半导体芯片(10、11)和电路图案(8)之间分别进行连接；以及作为导体的导电材料(15)，其与导线(14)形成为一体。

【技术实现步骤摘要】
半导体装置及半导体装置的制造方法
本专利技术涉及在发电及送电至有效的能量利用及再生为止的所有情况下利用的半导体装置。
技术介绍
在大量的功率半导体装置中，将由Al或Cu等构成的导线用于半导体芯片和电路图案的连接、及多个半导体芯片间的连接。但是，存在如下问题，即，在将半导体装置小型化时，导线的根数减少，由此每1根导线的电流密度增加，导线过度地产生发热。例如专利文献1公开了对配线的电流密度进行抑制的方法。专利文献1所记载的配线方法是在对堆叠的多个半导体芯片进行配线的情况下应用的方法。在该方法中，在各半导体芯片的侧面形成金导线，使用导电性膏将多个半导体芯片之间连接。专利文献1：日本特开2009-27041号公报但是，如果想要将专利文献1所记载的方法用于流过大于或等于几十安培且小于或等于几百安培的电流的功率半导体装置，则由于仅通过导电性膏进行半导体芯片和电路图案之间的连接、及多个半导体芯片之间的连接，所以与半导体芯片和电路图案之间的连接、及多个半导体芯片之间的连接相关的阻抗变大。并且，存在如下问题，即，由于形成的导电性膏的形状不良或与导体的接触不良即润湿不良等，有可能产生断线，其结果，产品的特性降低，因此容易产生产品品质的缺陷。
技术实现思路
因此，本专利技术的目的在于提供如下技术，即，针对半导体装置，能够在不损害可靠性的情况下实现小型化。本专利技术涉及的半导体装置具有：绝缘基板，其具有电路图案；多个半导体芯片，它们搭载于所述电路图案之上；导线，其将多个所述半导体芯片之间、及所述半导体芯片和所述电路图案之间分别进行连接；以及导体，其与所述导线形成为一体。专利技术的效果根据本专利技术，由于在多个半导体芯片之间、及半导体芯片和电路图案之间，除了连接导线之外还连接导体，因此能够减少每1根导线的电流密度，所以能够减少导线的根数。由于除了连接导线之外还连接导体，因此能够减少与多个半导体芯片之间、及半导体芯片和电路图案之间的连接相关的配线的阻抗，并且能够减少断线的可能性。由此，针对半导体装置，能够在不损害可靠性的情况下实现小型化。附图说明图1是实施方式1涉及的半导体装置的剖视图。图2是半导体装置所具有的半导体芯片及其周边的剖视图。图3是半导体芯片及其周边的俯视图。图4是实施方式2涉及的半导体装置所具有的半导体芯片及其周边的剖视图。图5是半导体芯片及其周边的俯视图。图6是用于说明实施方式3涉及的半导体装置的制造方法的剖视图。图7是实施方式3涉及的半导体装置所具有的半导体芯片及其周边的俯视图。图8是实施方式4涉及的半导体装置所具有的半导体芯片及其周边的俯视图。图9是实施方式5涉及的半导体装置所具有的半导体芯片及其周边的俯视图。图10是实施方式6涉及的半导体装置所具有的半导体芯片及其周边的俯视图。图11是没有设置导体的情况下的半导体芯片及其周边的俯视图。图12是实施方式7涉及的半导体装置所具有的半导体芯片及其周边的俯视图。图13是实施方式8涉及的半导体装置所具有的半导体芯片及其周边的俯视图。图14是用于说明实施方式9涉及的半导体装置的制造方法的俯视图。图15是实施方式10涉及的半导体装置所具有的半导体芯片及其周边的俯视图。标号的说明5绝缘基板，8电路图案，10、11半导体芯片，14导线，15导电材料，16、17板状导电材料，20、21、22导体，24带状导线。具体实施方式<实施方式1>下面，使用附图对本专利技术的实施方式1进行说明。图1是实施方式1涉及的半导体装置的剖视图。图2是半导体装置所具有的半导体芯片及其周边的剖视图，具体而言，是在图1中由虚线包围的部分的放大图。图3是半导体芯片及其周边的俯视图。如图1所示，半导体装置为功率模块，其具有壳体1、基座板4、绝缘基板5、半导体芯片10、11、导线14、信号端子2、电极3、凝胶12、盖13及作为导体20的导电材料15。壳体1具有在俯视观察时呈矩形框状的周壁部1a，该壳体1将基座板4、绝缘基板5、半导体芯片10、11、导线14、及导电材料15围绕起来。基座板4例如由Cu等金属形成，在俯视观察时形成为矩形状。基座板4以绝缘基板5的上表面的一部分露出的方式固定于壳体1的底面。绝缘基板5通过焊料9固定于基座板4的上表面，绝缘基板5具有陶瓷板7、电路图案8、及金属图案6。电路图案8形成于陶瓷板7的上表面，金属图案6形成于陶瓷板7的下表面。半导体芯片10、11由SiC等宽带隙半导体形成，经由焊料9搭载于电路图案8的上表面。半导体芯片10例如为IGBT(InsulatedGateBipolarTransistor)，半导体芯片11例如为二极管。信号端子2及电极3安装于壳体1的周壁部1a。导线14将半导体芯片10和信号端子2之间、半导体芯片10、11之间、半导体芯片11和电路图案8之间、及半导体芯片11和电极3之间分别进行连接。凝胶12填充于壳体1的内部，将基座板4的上表面的一部分、绝缘基板5、半导体芯片10、11、导线14、及导电材料15封装。盖13安装于壳体1的周壁部1a中的上端部的内周部。下面，对导电材料15进行说明。如图2和图3所示，导电材料15沿多个导线14的长度方向的上侧与该导线14形成为一体，该多个导线14将半导体芯片10、11之间、及半导体芯片11和电路图案8之间分别进行连接。这里，由于导电材料15的线膨胀系数比导线14的线膨胀系数小，因此能够对半导体芯片10、11工作时的导线14的伸缩量进行抑制。下面，对导电材料15的形成方法进行说明。首先，在将多个导线14键合后通过滴涂器等沿导线14的长度方向的上侧对导电性膏进行涂敷。接着，例如通过进行加热处理而使导电性膏固化，从而形成导电材料15。由此，导电材料15将多个导线14电连接。此外，在将铝导线用于导线14的情况下，不能够确保与导电性膏的润湿性。因此，优选采用具有由Al构成的基材和覆盖基材的由Ni或Cu构成的覆膜的铝导线。另外，通过选择半导体芯片10、11的表面的金属与导电性膏润湿性良好的组合(例如芯片表面：Cu或Au，导电性膏：焊料的组合)，针对半导体芯片10、11的与导线14的连接部位的周边部也能够对导电性膏进行涂敷。如上所述，实施方式1涉及的半导体装置具有：绝缘基板5，其具有电路图案8；多个半导体芯片10、11，它们搭载于电路图案8之上；导线14，其将多个半导体芯片10、11之间、及半导体芯片11和电路图案8之间分别进行连接；以及导体20，其与导线14形成为一体。由于在多个半导体芯片10、11之间、及半导体芯片11和电路图案8之间，除了连接导线14之外还连接作为导体20的导电材料15，因此能够减少每1根导线的电流密度，所以能够减少导线14的根数。由于除了连接导线14之外还连接导电材料15，因此能够减少与多个半导体芯片1本文档来自技高网...

【技术保护点】
1.一种半导体装置，其具有：/n绝缘基板，其具有电路图案；/n多个半导体芯片，它们搭载于所述电路图案之上；/n导线，其将多个所述半导体芯片之间、及所述半导体芯片和所述电路图案之间分别进行连接；以及/n导体，其与所述导线形成为一体。/n

【技术特征摘要】
20190412 JP 2019-0762891.一种半导体装置，其具有：
绝缘基板，其具有电路图案；
多个半导体芯片，它们搭载于所述电路图案之上；
导线，其将多个所述半导体芯片之间、及所述半导体芯片和所述电路图案之间分别进行连接；以及
导体，其与所述导线形成为一体。


2.根据权利要求1所述的半导体装置，其中，
所述导体也形成于所述半导体芯片的与所述导线的连接部位的周边部。


3.根据权利要求1所述的半导体装置，其中，
所述导体的线膨胀系数比所述导线的线膨胀系数小。


4.根据权利要求1所述的半导体装置，其中，
所述导线具有由Al构成的基材和覆盖所述基材的由Ni或Cu构成的覆膜。


5.根据权利要求1所述的半导体装置，其中，
所述导体为导电材料。


6.根据权利要求1所述的半导体装置，其中，
所述导线为带状导线。


7.根据权利要求1所述的半导体装置，其中，
所述导体具有：导电材料，其形成于所述导线；以及板状导电材料，其经由所述导电材料固定于所述导线。


8.根据权利要求7所述的半导体装置，其中，
多个所述半导体芯片以多组并联连接，
通过1个所述导体将多组的多个所述半导体芯片之间连接。


9.根据权利要求1所述的半导体装置，其中，
所述导体在相邻的所述半导体芯片处，与一个所述半导体芯片处的位于另一个所述半导体芯片侧的所述导线、另一个所述半导体芯片处的位于一个所述半导体芯片侧的所述导线形成为一体，
所述导体具有：导电材料，其形成于所述导线；以及板状导电材料，其经由所述导电材料固定于所述导线。


10.根据权利要求1所述的半导体装置，其中，

【专利技术属性】
技术研发人员：益本宽之，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP