三维存储器器件制造技术

使用三维存储器器件的系统和方法可用于各种应用中，所述三维存储器器件具有垂直地设置在沿水平方向布置的多个柱中的多个存储器单元。在各种实施例中，存储器单元的柱可设置在分别耦合到不同的读出放大器的下数字线与上数字线之间，以提供读取/写入操作和刷新操作。在各种实施例中，具有垂直地布置在柱中的存储器单元的阵列的三维存储器器件可包含读出放大器和具有静态随机存取存储器高速缓存的数字线，其中静态随机存取存储器高速缓存设置在同一管芯中的存储器单元的阵列下方。公开了附加的设备、系统和方法。

【技术实现步骤摘要】
【国外来华专利技术】三维存储器器件优先权申请本申请要求在2018年2月27日提交的序列号为62/635,833的美国临时申请的优先权权益，所述申请通过引用整体并入本文。
技术介绍
电子行业一直承受着降低组件大小和功率要求的压力，并且市场需要改善存储器器件的操作。减小组件大小的一种方法是以三维(3D)配置制作器件。使用柱存取器件和其他方法的3D存储器技术正在存储器行业中发展。3D技术的使用实现具有垂直地布置的存储器单元的存储器器件的存储阵列核心的更高的密度。举例来说，诸如动态随机存取存储器(DRAM)等存储器器件可被布置成在衬底上垂直地堆叠的存储器单元。由于DRAM的存储器阵列核心被布置成垂直的堆栈以用于管芯大小按比例缩放和成本节省，因此并未增加读出放大器(senseamps)的数目。用于垂直布置的读出放大器的这种缺少将损害存储器阵列的存储器单元的刷新性能。由于标准读出放大器为多垂直阵列核心提供服务，因此对垂直阵列核心的存取受到限制。实质上，DRAM的读出放大器正在被削弱。可通过存储器器件设计的进步来解决对3D存储器的改善。附图说明图1是根据各种实施例的示本文档来自技高网...

【技术保护点】
1.一种存储器器件，包括：/n存储器单元的阵列，所述阵列是柱的三维阵列，每个柱具有垂直地堆叠在所述柱中的存储器单元，多个所述柱沿水平方向布置；/n第一数字线，设置在所述阵列下方，所述第一数字线通过相应的第一选择器件沿所述水平方向耦合到所述柱中的每个柱；/n第二数字线，位于所述阵列上方，所述第二数字线通过相应的第二选择器件沿所述水平方向耦合到所述柱中的每个柱；/n第一读出放大器，耦合到所述第一数字线；/n第二读出放大器，耦合到所述第二数字线；以及/n输入/输出电路，耦合到所述第一读出放大器或所述第二读出放大器。/n

【技术特征摘要】
【国外来华专利技术】20180227 US 62/635,8331.一种存储器器件，包括：
存储器单元的阵列，所述阵列是柱的三维阵列，每个柱具有垂直地堆叠在所述柱中的存储器单元，多个所述柱沿水平方向布置；
第一数字线，设置在所述阵列下方，所述第一数字线通过相应的第一选择器件沿所述水平方向耦合到所述柱中的每个柱；
第二数字线，位于所述阵列上方，所述第二数字线通过相应的第二选择器件沿所述水平方向耦合到所述柱中的每个柱；
第一读出放大器，耦合到所述第一数字线；
第二读出放大器，耦合到所述第二数字线；以及
输入/输出电路，耦合到所述第一读出放大器或所述第二读出放大器。


2.根据权利要求1所述的存储器器件，其中所述存储器器件包含控制电路系统，以经由耦合到所述柱中的一个柱中的第一存储器单元的存取线且经由耦合到所述一个柱的所述第一数字线或所述第二数字线中的一个沿所述水平方向存取所述第一存储器单元，并且经由耦合到所述柱中的另一柱中的第二存储器单元的存取线且经由所述第一数字线或所述第二数字线中的另一个沿所述水平方向存取所述第二存储器单元。


3.根据权利要求2所述的存储器器件，其中所述控制电路系统为可操作的以在重叠的时间间隔中控制对所述第一存储器单元的存取和对所述第二存储器单元的存取。


4.根据权利要求1所述的存储器器件，其中每个柱中的所述存储器单元中的每一个是耦合到相应的柱的柱数字线的动态随机存取存储器单元，所述柱数字线耦合到所述相应的柱的所述相应的第一选择器件和所述相应的第二选择器件。


5.根据权利要求1所述的存储器器件，其中所述存储器器件包含静态随机存取存储器，所述静态随机存取存储器被构造成存储来自沿所述水平方向的所述柱中的所选数目的柱中的每一个的存储器单元的位，所述静态随机存取存储器与所述存储器单元的阵列集成在管芯中。


6.根据权利要求5所述的存储器器件，其中所述静态随机存取存储器被构造成位于所述存储器单元的阵列下方。


7.根据权利要求6所述的存储器器件，其中所述存储器器件包含处理器，所述处理器设置在所述存储器单元的阵列下方的所述管芯中，以控制所述静态随机存取存储器。


8.根据权利要求1所述的存储器器件，其中所述存储器器件包含耦合到所述第一读出放大器的第二输入/输出电路或者不耦合到所述输入/输出电路的所述第二读出放大器。


9.一种存储器器件，包括：
存储器单元的阵列，位于管芯中，所述阵列是柱的三维阵列，每个柱具有垂直地堆叠在所述柱中的存储器单元，多个所述柱沿水平方向布置；
数字线，设置在所述阵列下方或所述阵列上方，所述数字线通过耦合到相应的柱的柱字线的相应的选择器件沿所述水平方向耦合到所述柱中的每个柱；
静态随机存取存储器高速缓存，与所述存储器单元的阵列集成在所述管芯中且设置在所述存储器单元的阵列下方；
读出放大器，耦合到所述数字线；以及
输入/输出电路，耦合到所述读出放大器。


10.根据权...

【专利技术属性】
技术研发人员：F·D·菲什伯恩，C·L·英戈尔斯，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US