一种高精度线性稳压电路制造技术

本发明专利技术涉及一种高精度线性稳压电路，包括：带隙基准电路、电源纹波抑制电路以及软启动电路；电源纹波抑制电路的输入端与外部输入电源电压连接，电源纹波抑制电路的输出端与带隙基准电路的输入端连接，带隙基准电路的输出端输出参考电压，软启动电路分别连接外部输入电源电压以及带隙基准电路；带隙基准电路用于产生参考电压，电源纹波抑制电路用于抑制电源纹波以使带隙基准电路不随外部输入电源电压变化，软启动电路将稳压电路从零电流工作点状态转换为正常工作点状态。本发明专利技术具有较宽的工作电压范围，温漂抑制能力和电源纹波抑制能力好，电路复杂度低，功耗低，且占用面积小。

【技术实现步骤摘要】
一种高精度线性稳压电路
本专利技术涉及集成电路的
，更具体地说，涉及一种高精度线性稳压电路。
技术介绍
CMOS电压基准是系统芯片中必不可少的关键模块，在各类运放偏置电路、ADC、电源管理等模拟芯片中有着广泛的应用。特别是高精度传感电路中，精准的偏置电路对于整个系统的性能提高具有至关重要的作用。为了给整个模拟前端电路提供稳定高精度的偏置，电压基准电路通常追求两个重要的设计指标：温漂抑制能力和电源纹波抑制能力。同时要兼顾波及电压基准电路的复杂度、功耗和芯片面积。作为一个通用模块，目前已有大量的CMOS电压基准电路设计方案。目前对CMOS电压基准电路主要实现方法有：(1)传统的电压基准电路：作为经典的电压带隙基准电路，采用三极管与电阻作为温度补偿，同时通过运算放大器作为误差放大来控制三极管上方的MOS电流镜，用来提升带隙电压基准的输出精度。(2)亚阈值区的电压基准电路：工作在亚阈值区的MOS管可以工作在比较低的电源电压和偏置电流，从而可以设计出低电压工作的电压基准电路，并且具有十分低的电路功耗。(3)开关电容型带隙基准电路：开关电容技术由于其匹配精度高、静态功耗小的优点在模拟集成电路中应用非常广泛。因此，通过开关电容技术设计的电压基准电路可以同时在面积和功耗上达到一个较好的水平。然而，前述(1)传统的电压基准电路能够满足基本的应用，适合于系统精度要求不高的场合，其温漂抑制和电源纹波抑制能力一般。前述(2)中的电压基准电路可以在低于1V的电源电压条件下工作，但是由于其工作在亚阈值区的MOS管偏置电流很小，极易受晶体管漏电流、电路噪声或其他噪声的干扰。同时亚阈值区的MOS晶体管工作状态极其敏感，在受干扰下容易脱离亚阈值区而使电路失效。电源电压噪声的抑制能力交叉。前述(3)中的电压基准电路尽管在芯片面积和功耗方面占优势，但共引入的开关噪声，以及MOS开关的电荷馈通效应对基准电压的输出有影响，同时电源电压纹波抑制能力也较差。
技术实现思路
本专利技术要解决的技术问题在于，针对现有技术的上述缺陷，提供一种高精度线性稳压电路。本专利技术解决其技术问题所采用的技术方案是：构造一种高精度线性稳压电路，包括：带隙基准电路、电源纹波抑制电路以及软启动电路；所述电源纹波抑制电路的输入端与外部输入电源电压连接，所述电源纹波抑制电路的输出端与所述带隙基准电路的输入端连接，所述带隙基准电路的输出端输出参考电压，所述软启动电路分别连接所述外部输入电源电压以及所述带隙基准电路；所述带隙基准电路用于产生参考电压，所述电源纹波抑制电路用于抑制电源纹波以使所述带隙基准电路不随所述外部输入电源电压变化，所述软启动电路将所述稳压电路从零电流工作点状态转换为正常工作点状态。在一个实施例中，所述带隙基准电路包括：基准电压产生电路和电压基准输出电路；所述基准电压产生电路的输入端与所述电源纹波抑制电路的输出端连接，所述基准电压产生电路的输出端与所述电压基准输出电路的输入端连接，所述电压基准输出电路的输出端输出所述参考电压；所述基准电压产生电路的输入端为所述带隙基准电路的输入端，所述电压基准输出电路的输出端为所述带隙基准电路的输出端。在一个实施例中，所述基准电压产生电路包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一三极管、第二三极管以及第一电阻；所述第一PMOS管的源极和所述第二PMOS管的源极连接和所述电压基准输出电路的输出端连接所述电源纹波抑制电路的输出端，所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，所述第一NMOS管的源极与所述第一三极管的发射极连接，所述第一三极管的集电极接地，所述第一三极管的基极与所述第二三极管的基极短接并接至地，所述第二三极管的集电极接地，所述第二三极管的发射极通过所述第一电阻连接所述第二NMOS管的源极；所述第二NMOS管的栅极与所述第一NMOS管的栅极短接并与所述第一NMOS管的漏极共同连接至所述软启动电路；所述第二NMOS管的漏极与所述第二PMOS管的漏极连接；所述第二PMOS管的栅极与其漏极短接并分别连接所述电源纹波抑制电路和所述电压基准输出电路的输入端。在一个实施例中，所述电压基准输出电路包括：第三PMOS管、第四PMOS管、第二电阻和第三三极管；所述第三PMOS管的源极作为所述电压基准电路的输入端连接所述电源纹波抑制电路的输出端，所述第三PMOS管的漏极与所述第四PMOS管的源极连接，所述第三PMOS管的栅极与所述第二PMOS管的漏极连接并连接至所述电源纹波抑制电路；所述第三PMOS管的栅极还作为所述电压基准电路的输出端连接至所述软启动电路；所述第四PMOS管的栅极与漏极短接，所述第四PMOS管的漏极通过所述第二电阻连接所述第三三极管的发射极，所述第三三极管的基极和集电极接地；所述第四PMOS管的漏极与所述第二电阻的连接端作为所述带隙基准电路的输出端输出所述参考电压。在一个实施例中，所述电源纹波抑制电路包括：与所述带隙基准电路连接的内嵌放大器。在一个实施例中，所述电源纹波抑制电路还包括：第七PMOS管、第八PMOS管、第七NMOS管、第八NMOS管和第九NMOS管；所述第七PMOS管的源极和所述第八PMOS管的源极连接所述外部输入电源电压，所述第七PMOS管的栅极与所述第八PMOS管的栅极短接，所述第七PMOS管的栅极与其漏极连接，所述第八PMOS管的漏极作为所述电源纹波抑制电路的输出端连接所述带隙基准电路的输入端；所述第七NMOS管的漏极连接所述第八PMOS管的漏极，所述第七NMOS管的栅极连接所述内嵌放大器；所述第七NMOS管的源极接地；所述第八NMOS管的栅极连接所述内嵌放大器，所述第八NMOS管的源极与所述第九NMOS管的漏极连接，所述第九NMOS管的栅极连接所述内嵌放大器，所述第九NMOS管的源极接地。在一个实施例中，所述内嵌放大器包括：第五PMOS管、第六PMOS管、第一电容、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；所述第五PMOS管的源极和所述第六PMOS管的源极与所述第八PMOS管的漏极连接，所述第五PMOS管的漏极与所述第七NMOS管的栅极和所述第三NMOS管的漏极连接，所述第五PMOS管的漏极还通过所述第一电容连接所述第七NMOS管的漏极；所述第五PMOS管的栅极连接所述第一PMOS管的漏极，所述第六PMOS管的栅极连接所述第一PMOS管的栅极和所述第二PMOS管的栅极的连接端；所述第六PMOS管的漏极连接内嵌电阻的第一端，所述第六PMOS管的漏极还连接所述第八NMOS管的栅极、所述第三NMOS管的栅极和所述第四NMOS和的栅极的连接端；所述内嵌电阻的第二端连接所述第四NMOS管的漏极，所述第四NMOS管的漏极连接所述第六NMOS管的漏极，所述第六NMOS管的源极和所述第五NMOS管的源极接地；所述第本文档来自技高网...

【技术保护点】
1.一种高精度线性稳压电路，其特征在于，包括：带隙基准电路、电源纹波抑制电路以及软启动电路；/n所述电源纹波抑制电路的输入端与外部输入电源电压连接，所述电源纹波抑制电路的输出端与所述带隙基准电路的输入端连接，所述带隙基准电路的输出端输出参考电压，所述软启动电路分别连接所述外部输入电源电压以及所述带隙基准电路；/n所述带隙基准电路用于产生参考电压，所述电源纹波抑制电路用于抑制电源纹波以使所述带隙基准电路不随所述外部输入电源电压变化，所述软启动电路将所述稳压电路从零电流工作点状态转换为正常工作点状态。/n

【技术特征摘要】
1.一种高精度线性稳压电路，其特征在于，包括：带隙基准电路、电源纹波抑制电路以及软启动电路；
所述电源纹波抑制电路的输入端与外部输入电源电压连接，所述电源纹波抑制电路的输出端与所述带隙基准电路的输入端连接，所述带隙基准电路的输出端输出参考电压，所述软启动电路分别连接所述外部输入电源电压以及所述带隙基准电路；
所述带隙基准电路用于产生参考电压，所述电源纹波抑制电路用于抑制电源纹波以使所述带隙基准电路不随所述外部输入电源电压变化，所述软启动电路将所述稳压电路从零电流工作点状态转换为正常工作点状态。


2.根据权利要求1所述的高精度线性稳压电路，其特征在于，所述带隙基准电路包括：基准电压产生电路和电压基准输出电路；
所述基准电压产生电路的输入端与所述电源纹波抑制电路的输出端连接，所述基准电压产生电路的输出端与所述电压基准输出电路的输入端连接，所述电压基准输出电路的输出端输出所述参考电压；
所述基准电压产生电路的输入端为所述带隙基准电路的输入端，所述电压基准输出电路的输出端为所述带隙基准电路的输出端。


3.根据权利要求2所述的高精度线性稳压电路，其特征在于，所述基准电压产生电路包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一三极管、第二三极管以及第一电阻；
所述第一PMOS管的源极和所述第二PMOS管的源极连接和所述电压基准输出电路的输出端连接所述电源纹波抑制电路的输出端，所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，所述第一NMOS管的源极与所述第一三极管的发射极连接，所述第一三极管的集电极接地，所述第一三极管的基极与所述第二三极管的基极短接并接至地，所述第二三极管的集电极接地，所述第二三极管的发射极通过所述第一电阻连接所述第二NMOS管的源极；
所述第二NMOS管的栅极与所述第一NMOS管的栅极短接并与所述第一NMOS管的漏极共同连接至所述软启动电路；所述第二NMOS管的漏极与所述第二PMOS管的漏极连接；
所述第二PMOS管的栅极与其漏极短接并分别连接所述电源纹波抑制电路和所述电压基准输出电路的输入端。


4.根据权利要求3所述的高精度线性稳压电路，其特征在于，所述电压基准输出电路包括：第三PMOS管、第四PMOS管、第二电阻和第三三极管；
所述第三PMOS管的源极作为所述电压基准电路的输入端连接所述电源纹波抑制电路的输出端，所述第三PMOS管的漏极与所述第四PMOS管的源极连接，所述第三PMOS管的栅极与所述第二PMOS管的漏极连接并连接至所述电源纹波抑制电路；所述第三PMOS管的栅极还作为所述电压基准电路的输出端连接至所述软启动电路；
所述第四PMOS管的栅极与漏极短接，所述第四PMOS管的漏极通过所述第二电阻连接所述第三三极管的发射极，所述第三三极管的基极和集电极接地；
所述第四PMOS管的漏极与所述第二电阻的连接端作为所述带隙基准电路的输出端输出所述参考电压。


5.根据权利要求4所述的高精度线性稳压电路，其特征在于，所述电源纹波抑制电路包括：与所述带隙基准电路连接的内嵌放大器。


6.根据权利要求5所述的高精度线性稳压电路，其特征在于，所述电源纹波抑制电路还包括：第七PMOS管、第八PMOS管、第七NMOS管、第八NMOS管和第九NMOS管；
所述第七PMOS管的源极和所述第八PMOS管的源极连接所述外部输入电源电压，所...

【专利技术属性】
技术研发人员：张金勇，梅逢城，曹建民，相韶华，
申请(专利权)人：深圳技术大学，
类型：发明
国别省市：广东;44