当前位置: 首页 > 专利查询>湘潭大学专利>正文

一种零极点追踪频率补偿快速稳定LDO电路制造技术

技术编号:25550267 阅读:42 留言:0更新日期:2020-09-08 18:49
本发明专利技术公开了一种零极点追踪频率补偿快速稳定LDO电路,包括带隙基准源、低压线性稳压器电路、逻辑电路、电位上拉MOS开关,带隙基准源的输入端输入使能信号,带隙基准源的输出端与低压线性稳压器电路、逻辑电路的输入端、电位上拉MOS开关相连,电位上拉MOS开关与低压线性稳压器电路相连,逻辑电路的输出端与低压线性稳压器电路相连。本发明专利技术设有电位上拉MOS开关和对应的逻辑电路,增加了电位上拉MOS开关和相应逻辑电路后,很好地解决了因为误差放大器的输出电流不是足够大,造成补偿电容充电到其DC工作点很慢、进而引发的环路振荡的问题。

【技术实现步骤摘要】
一种零极点追踪频率补偿快速稳定LDO电路
本专利技术涉及一种LDO电路,特别涉及一种零极点追踪频率补偿快速稳定LDO电路。
技术介绍
传统的零极点追踪频率补偿没有相应的上拉管Mup以及对Mup控制的逻辑电路,一旦误差放大器的输出电流不是足够大,长时间对补偿电容充电过程中LDO负载突然增大会导致反馈环路不稳定而产生振荡。
技术实现思路
为了解决上述技术问题,本专利技术提供一种结构简单、安全可靠的零极点追踪频率补偿快速稳定LDO电路。本专利技术解决上述问题的技术方案是:一种零极点追踪频率补偿快速稳定LDO电路,包括带隙基准源、低压线性稳压器电路、逻辑电路、电位上拉MOS开关,带隙基准源的输入端输入使能信号,带隙基准源的输出端与低压线性稳压器电路、逻辑电路的输入端、电位上拉MOS开关相连,电位上拉MOS开关与低压线性稳压器电路相连,逻辑电路的输出端与低压线性稳压器电路相连。上述零极点追踪频率补偿快速稳定LDO电路,所述逻辑电路具有两个输入端和三个输出端,具体包括第一至第七反相器、与非门、第一延时电容和第二延时电容,本文档来自技高网...

【技术保护点】
1.一种零极点追踪频率补偿快速稳定LDO电路,其特征在于:包括带隙基准源、低压线性稳压器电路、逻辑电路、电位上拉MOS开关,带隙基准源的输入端输入使能信号,带隙基准源的输出端与低压线性稳压器电路、逻辑电路的输入端、电位上拉MOS开关相连,电位上拉MOS开关与低压线性稳压器电路相连,逻辑电路的输出端与低压线性稳压器电路相连。/n

【技术特征摘要】
1.一种零极点追踪频率补偿快速稳定LDO电路,其特征在于:包括带隙基准源、低压线性稳压器电路、逻辑电路、电位上拉MOS开关,带隙基准源的输入端输入使能信号,带隙基准源的输出端与低压线性稳压器电路、逻辑电路的输入端、电位上拉MOS开关相连,电位上拉MOS开关与低压线性稳压器电路相连,逻辑电路的输出端与低压线性稳压器电路相连。


2.根据权利要求1所述的零极点追踪频率补偿快速稳定LDO电路,其特征在于:所述逻辑电路具有两个输入端和三个输出端,具体包括第一至第七反相器、与非门、第一延时电容和第二延时电容,第一反相器的输入端作为逻辑电路的第一输入端并连接带隙基准源的输出端,第一反相器的输出端依次连接第二反相器、第三反相器、第四反相器后与与非门的一个输入端相连,与非门的另一个输入端作为逻辑电路的第二输入端并输入使能信号,与非门的输出端依次连接第五反相器、第六反相器、第七反相器,所述第一延时电容的一端接地,另一端连接第三反相器的输入端,所述第二延时电容的一端接地,另一端连接第七反相器的输入端;所述第五反相器的输出端作为逻辑电路的第一输出端,第七反相器的输出端作为逻辑电路的第二输出端,第三反相器的输出端作为逻辑电路的第三输出端。


3.根据权利要求2所述的零极点追踪频率补偿快速稳定LDO电路,其特征在于:所述第一反相器包括第一至第三MOS管,第一MOS管的源极接电源,第一MOS的栅极与第二MOS管的栅极连接在一起并作为第一反相器的输入端,第一MOS管的漏极与第二MOS管的漏极连接在一起并作为第一反相器的输入端,第二MOS管的源极与第三MOS管的漏极连接在一起,第三MOS管的源极接地,第三MOS管的栅...

【专利技术属性】
技术研发人员:唐明华兰燕周焱谭彩虹李刚肖永光李正
申请(专利权)人:湘潭大学
类型:发明
国别省市:湖南;43

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1