一种信号设备的三取二安全输出板制造技术

本实用新型专利技术公开了一种信号设备的三取二安全输出板，包括FPGA1、FPGA2、FPGA3和FPGA4，FPGA1、FPGA2和FPGA3分别与三块主板相应的VME总线相连，用于接收和发送I/O状态及控制信息；FPGA4通过独立的数据线分别与FPGA1、FPGA2和FPGA3连接，FPGA4内有相关的三取二表决逻辑，FPGA4在控制时间周期内将收到的FPGA1、FPGA2和FPGA3发送的控制信息进行三取二表决，表决一致后才能够输出有效的控制信号。本实用新型专利技术输出板硬件和软件架构可以应用到三取二的输入板上；输出原理可以应用到二乘二取二架构上；输出板采用标准VME总线，具有标准VME总线所具有的优点。

【技术实现步骤摘要】
一种信号设备的三取二安全输出板
本技术属于轨道交通信号
，具体涉及一种信号设备的三取二安全输出板。
技术介绍
城市轨道信号设备对RAMS(ReliabilityAvailabilityMaintainabilitySafety)有着最高的要求，其中安全性指标明确规定为信号系统安全设备导向危险侧的概率为10-9/h≤概率指标<10-8/h(h为行车小时)，为了达到这个指标，各信号设备厂家采用各种硬件和软件的冗余措施，其中最常用的方法是三取二或二乘二取二。如果采用三取二方式来实现，不仅要在硬件上从主机、输入、输出和通信每一个环节上要采用三取二，而且要在软件上从逻辑、输入和输出都需要采用三取二的冗余。既有的三取二系统通常只在主机上硬件和软件采用三取二措施，没有在系统的每一个环节上采用三取二措施，因此很难保证信号安全设备的需要。
技术实现思路
本技术所要解决的技术问题是针对上述现有技术的不足，提供一种信号设备的三取二安全输出板。为实现上述技术目的，本技术采取的技术方案为：一种信号设备的三取二安全输出板，包括FPGA1、FPGA2、FPGA3和FPGA4，所述FPGA1、FPGA2和FPGA3分别与三块主板相应的VME总线相连，用于接收和发送相关I/O状态及控制信息；所述FPGA4通过独立的数据线分别与FPGA1、FPGA2和FPGA3连接，所述FPGA4内有相关的三取二表决逻辑，FPGA4在控制时间周期内将收到的FPGA1、FPGA2和FPGA3发送的控制信息进行三取二表决，表决一致后才能够输出有效的控制信号。为优化上述技术方案，采取的具体措施还包括：上述的三取二安全输出板还包括FPGA5，所述FPGA1、FPGA2和FPGA3负责VME总线的数据输入输出接口通信；所述FPGA4和FPGA5与FPGA1、FPGA2和FPGA3之间通过自定义的10根信号线互连，FPGA4和FPGA5分别完成三取二表决，并相互交互信息，FPGA4和FPGA5表决一致后，由FPGA4负责驱动24通道的输出。上述的FPGA1、FPGA2和FPGA3实现FPGA4和FPGA5的监测与通信、状态上报、VME接口；所述监测与通信为监测FPGA软狗以及通过MSI接口与FPGA4和FPGA5交换信息；所述状态上报为上报安全输出板相关信息给MPU；所述VME接口采用裁剪VME总线实现。上述的FPGA4实现对FPGA1、FPGA2、FPGA3和FPGA5的通信、表决、驱动、反馈检测及安全关断；具体为：FPGA4通过MSI接口与FPGA1、FPGA2、FPGA3和FPGA5间的数据通讯；FPGA4采取三取二表决机制获得最终驱动信息；FPGA4负责24路继电器开关控制；FPGA4通过反馈检测电路检测到驱动输出状态；FPGA4检测到输出结果与表决结果不一致时采取整板下电措施。上述的FPGA5实现对FPGA1、FPGA2、FPGA3和FPGA4的监控和通信、表决功能、反馈检测、安全关断、LED控制；具体为：FPGA5检测FPGA1、FPGA2或FPGA3异常时，单独关断异常FPGA的电源；FPGA5通过MSI接口与FPGA1、FPGA2、FPGA3和FPGA4间的数据通讯；FPGA4采取三取二表决机制获得最终驱动信息；FPGA5通过反馈检测电路检测到驱动输出状态；FPGA5检测到输出结果与表决结果不一致时采取整板下电措施；FPGA5将本板状态输出到前面板LED上。本技术具有以下有益效果：1、本专利技术输出板硬件采用三取二，采用三块FPGA和三条总线和主板接口，通过FPGA4和FPGA5对数据进行处理和表决；2、本专利技术的硬件和软件架构可以应用到三取二的输入板上；3、本专利技术的输出原理可以应用到二乘二取二架构上；4、本专利技术输出板采用标准VME总线，具有标准VME总线所具有的优点。附图说明图1是本技术的结构框图；图2是本技术的实施例框图。具体实施方式以下结合附图对本技术的实施例作进一步详细描述。如图1所示，本技术的一种信号设备的三取二安全输出板，输出单元内有FPGA1、FPGA2、FPGA3和FPGA4，所述FPGA1、FPGA2和FPGA3分别与三块主板相应的VME总线相连，用于接收和发送相关I/O状态及控制信息；所述FPGA4通过独立的数据线分别与FPGA1、FPGA2和FPGA3连接，所述FPGA4内有相关的三取二表决逻辑，FPGA4在控制时间周期内将收到的FPGA1、FPGA2和FPGA3发送的控制信息进行三取二表决，表决一致后才能够输出有效的控制信号。实施例中，所述FPGA可由PCLD替代实现。如图2所示，实施例中，图中右侧虚线内板外三块MPU板表示主机部分的三块MPU板，实现主机部分的三取二。本实施例板卡可以实现24个故障安全的输出点。具体功能模块包括：FPGA4、FPGA5、FPGA1(含VME总线A接口)、FPGA2(含VME总线B接口)、FPGA3(含VME总线C接口)、24路驱动电路、电源、温控管理、热插拔管理。所述FPGA1、FPGA2和FPGA3负责VME总线的数据输入输出接口通信；所述FPGA4和FPGA5与FPGA1、FPGA2和FPGA3之间通过自定义的10根信号线互连，FPGA4和FPGA5分别完成三取二表决，并相互交互信息，FPGA4和FPGA5表决一致后，由FPGA4负责驱动24通道的输出。同时FPGA4、FPGA5均检测驱动电路输出状态，判断输出是否正常。FPGA4还监视着FPGA1/2/3的电压和温度状态等信息。检测到异常后(导向非安全侧)，FPGA4和FPGA5均可根据安全策略关断DO板电源，从而使输出处于安全侧。安全输出板加电后，FPGA4、FPGA5的电源最先起来，FPGA4上电先加载配置信息，从而使能了FPGA1、FPGA2和FPGA3的电源，然后加载FPGA1、FPGA2和FPGA3的配置信息，并完成所有的FPGA的初始化以及本板的检测。另外系统运行过程中，安全输出板进行热插过程时，具有热插拔管理功能，最先起5V电源，然后按后续的上电时序恢复正常。完成上电初始化后，3个MPU板通过VME总线通道分别写入输出信息到FPGA1、FPGA2和FPGA3,FPGA1、FPGA2和FPGA3通过与FPGA4和FPGA5的MSI接口把信息发送到FPGA4和FPGA5,FPGA4和FPGA5完成三取二表决，根据表决结果由FPGA4输出控制驱动电路模块，从而完成控制外部继电器的闭合和断开。每路控制输出都有反馈检测回路，用来判断驱动电路是否正常驱动输出，以此提高系统的可靠性和安全性。实施例中，FPGA4除了完成表决、驱动输出两个主要功能外，还包括温控管理、安全自关断、监测FPGA1、FPGA2和FPGA3的工作状态、电压检测管理等功能。FPGA5主要完成表决并与FPGA4交互表决本文档来自技高网...

【技术保护点】
1.一种信号设备的三取二安全输出板，其特征在于：包括FPGA1、FPGA2、FPGA3和FPGA4，所述FPGA1、FPGA2和FPGA3分别与三块主板相应的VME总线相连，用于接收和发送相关I/O状态及控制信息；所述FPGA4通过独立的数据线分别与FPGA1、FPGA2和FPGA3连接，所述FPGA4内有相关的三取二表决逻辑，FPGA4在控制时间周期内将收到的FPGA1、FPGA2和FPGA3发送的控制信息进行三取二表决，表决一致后才能够输出有效的控制信号；/n所述三取二安全输出板还包括FPGA5，所述FPGA1、FPGA2和FPGA3负责VME总线的数据输入输出接口通信；所述FPGA4和FPGA5与FPGA1、FPGA2和FPGA3之间通过自定义的10根信号线互连，FPGA4和FPGA5分别完成三取二表决，并相互交互信息，FPGA4和FPGA5表决一致后，由FPGA4负责驱动24通道的输出。/n

【技术特征摘要】
1.一种信号设备的三取二安全输出板，其特征在于：包括FPGA1、FPGA2、FPGA3和FPGA4，所述FPGA1、FPGA2和FPGA3分别与三块主板相应的VME总线相连，用于接收和发送相关I/O状态及控制信息；所述FPGA4通过独立的数据线分别与FPGA1、FPGA2和FPGA3连接，所述FPGA4内有相关的三取二表决逻辑，FPGA4在控制时间周期内将收到的FPGA1、FPGA2和FPGA3发送的控制信息进行三取二表决，表决一致后才能够输出有效的控制信号；
所述三取二安全输出板还包括FPGA5，所述FPGA1、FPGA2和FPGA3负责VME总线的数据输入输出接口通信；所述FPGA4和FPGA5与FPGA1、FPGA2和FPGA3之间通过自定义的10根信号线互连，FPGA4和FPGA5分别完成三取二表决，并相互交互信息，FPGA4和FPGA5表决一致后，由FPGA4负责驱动24通道的输出。


2.根据权利要求1所述的一种信号设备的三取二安全输出板，其特征在于：所述FPGA1、FPGA2和FPGA3实现FPGA4和FPGA5的监测与通信、状态上报、VME接口；所述监测与通信为监测FPGA软狗以及通过MSI接口与FPGA4和FPGA5交换信息；所述状态上报为上报安全输出板相...

【专利技术属性】
技术研发人员：黄克勇，宓燕，
申请(专利权)人：南京铁道职业技术学院，
类型：新型
国别省市：江苏;32