共享一层的薄膜电阻器与电容器的顶板制造技术

一种集成电路(IC)(295)包括具有半导体表面层(209)的衬底(208)，该半导体表面层包括具有互连晶体管的功能电路(180)，其上包括介电层(230)，该介电层(230)上方具有包括金属层级的金属堆叠。包括至少一种金属的薄膜电阻器(TFR)层(260a、260b)位于金属堆叠内。至少一个电容器(280、285)位于金属堆叠中，包括在由金属层级(240)之一形成的金属底板上方的电容器介电层(245)。电容器顶板(260a)形成在电容器介电层(245)上，并且由相同的TFR层形成的至少一个电阻器(290)在电容器(280、285)的侧向上。

【技术实现步骤摘要】
【国外来华专利技术】共享一层的薄膜电阻器与电容器的顶板
本申请涉及具有均在金属堆叠内的薄膜电阻器和电容器的集成电路(IC)器件的处理，以及由此产生的此类IC。
技术介绍
一些IC器件包括薄膜电阻器(TFR)。由于其薄膜形式的高电阻、相对较低的电阻温度系数(TCR)和承载相对较高的电流密度的能力，硅铬合金(SiCr)已被用于TFR多年。TFR在生产线后端(BEOL)处理中形成于金属堆叠内(例如，金属1(M1)和M2之间，或M2和M3之间)，并且在下方半导体表面层的生产线前端(FEOL)处理中形成的功能电路之上。这种IC器件还可以包括在金属堆叠内的电容器，也被称为金属-绝缘体-金属(MIM)电容器。
技术实现思路
所描述的一些方面包括一种制造具有在金属堆叠内的薄膜电阻器和电容器的IC器件的方法。至少一个介电层沉积在衬底上的半导体表面层上，该衬底具有形成在半导体表面层中的多个IC管芯，其中每个IC管芯包括包含多个互连晶体管的功能电路。金属层形成在用于本文定义的MIM电容器的底板的介电层上方，以具有由电容器介电层隔开的各个板，每个板包括至少一种金属。至少一个电容器介电层沉积在金属层上。包含至少一种金属的TFR层沉积在电容器介电层上。图案被形成在TFR层上。使用该图案来蚀刻TFR层，包括在电容器介电层上限定包含TFR层的顶板，以及限定在MIM电容器的侧向上的TFR层部分以形成包含TFR层的电阻器(在本文中被称为“TFR”)。在电容器介电层上形成图案，蚀刻电容器介电层，然后蚀刻金属层以限定底板，从而完成MIM电容器。r>附图说明图1是流程图，其示出制造包括至少一个TFR和至少一个MIM电容器的IC的示例方法中的步骤，其中根据一个示例方面，在单个掩模层级(level)处使用相同的TFR层来形成TFR并且也形成MIM电容器的顶板。图2A-图2I是横截面图，其示出形成具有至少一个TFR和至少一个MIM电容器的IC的示例方法的处理进展，其中根据一个示例方面，使用相同的TFR层来形成TFR并用于MIM电容器的顶板。具体实施方式附图不一定按比例绘制。在附图中，类似的附图标记表示相似或等同的元件。在附图和本说明书中，图示说明的动作或事件的顺序不是限制性的，因为一些动作或事件可能以不同的顺序发生和/或与其他动作或事件同时发生。此外，一些图示的动作或事件可以是可选的，以实现根据本说明书所述的方法。如本文所用，在没有进一步限定的情况下，术语“耦合到”或“与……耦合”(以及类似表述)描述间接或直接电连接。因此，如果第一器件“耦合”到第二器件，则该连接可以通过在路径中仅有寄生效应的直接电连接来实现，或者通过经由包括其他器件和连接件的介入物的间接电连接来实现。对于间接耦合，介入物通常不修改信号的信息，但是可以调整其电流水平、电压水平和/或功率水平。图1是流程图，其示出制造包括至少一个TFR和至少一个MIM电容器的IC的示例方法100中的步骤，其中根据一个示例方面，在单个掩模层级处使用相同的TFR层来形成TFR并且也形成MIM电容器的顶板。步骤101包括在衬底(例如，晶片)上沉积至少一个介电层，该衬底包括半导体表层，该半导体表层具有形成于其中的多个IC管芯，其中每个IC管芯包括包含多个互连晶体管的功能电路。该衬底可以包括诸如硅的块状衬底材料或在块状衬底材料上的外延层(参见具有半导体表面层209的衬底208，其中在图2A-图2I中功能电路180形成于半导体表面层209中)。可替代地，该衬底可以包括硅锗、其他IV族材料或包含III-V和II-VI化合物半导体材料的其他半导体材料。本文中使用的功能电路实现并实施期望的功能，例如数字IC(例如，数字信号处理器)或模拟IC(例如，放大器或功率转换器)的功能，并且在一个方面为BiCMOS(MOS和双极(Bipolar))IC的功能。在所描述的IC上提供的功能电路的能力可以改变，例如范围从简单器件到复杂器件。功能电路中包含的特定功能对所描述的IC来说并不重要。功能电路(参见下面描述的图2A-图2I中的功能电路180)通常在形成下面描述的TFR之前在衬底中形成。图2A示出在步骤101之后的处理中的IC管芯，其示出衬底208上的半导体表面层209上的介电层230，该衬底208具有形成在半导体表面层209中的多个IC管芯，其中IC管芯包括包含多个互连晶体管的功能电路180。介电层230将IC上的FEOL部件与其BEOL互连件和部件电隔离。图2A-图2I所示的介电层230是金属前介电(PMD)层，因此MIM电容器的底板在图2A-图2I中被描述为金属1(M1)。然而，在MIM电容器的底板正下方的介电层也可以是层间介电(ILD)层，以便MIM电容器的底板也可以是M2、M3或直到顶层M层-1M层。介电层230可以包含由四乙氧基硅烷(TEOS)衍生的氧化硅层。用于非等离子体沉积工艺的TEOS沉积可以包括在约300mTorr的压力和约700℃的温度下的低压CVD(LPCVD)。然而，也可以使用包括沉积的氧化硅的其它介电层，例如包含有机硅酸盐玻璃(OSG)、低k电介质(即相对于二氧化硅的较小介电常数)、掺杂介电层(如掺氟石英玻璃(FSG))或SiN层或其变体(例如SiON)。介电层230的厚度范围对于PMD层来说通常为至而对于ILD层来说通常为1.0μ至1.4μm。步骤102包括在介电层230上方形成金属层240，该金属层240将包括用于电容器的底板。图2B示出在步骤102之后的处理中的IC管芯，其示出介电层230上方的金属层240。金属层240可以包含AlCu，通常含有重量百分比为0.5％至4％的铜。可替换地，金属层240可以仅包含铜，在这种情况下通常执行镶嵌工艺(图2A-图2I中未示出镶嵌工艺)。步骤103包括在金属层240上沉积至少一个电容器介电层245。图2C示出在步骤103之后的处理中的IC管芯，其示出金属层240上的至少一个电容器介电层245。电容器介电层的厚度通常为至并且可以是单个层或包含两层或更多层。该介电堆叠可以包括至少一个氮化硅层。在一个实施例中，电容器介电层245包含氧化硅-氮化硅(SiN)-氧化硅(ONO)堆叠，其中该ONO堆叠可以充当用于下述底部金属板光刻和图案化的抗反射涂层(ARC)。步骤104包括在电容器介电层245上沉积包含至少一种金属的TFR层。TFR层沉积工艺可以包括直流(DC)或射频(RF)溅射工艺。图2D示出在步骤104之后的处理中的IC管芯，其示出电容器介电层245上的TFR层260。TFR层260可以包含SiCr或其合金，例如含碳的材料，包括SiCCr、SiCOCr(其中C可为原子百分比1％至50％)；或者NiCr或其合金，例如NiCrFe：61％Ni、15％Cr、24％Fe(均为原子百分比)。TFR层260的厚度通常为10nm至100nm，例如25nm至35nm厚，或在一个特定方面为约30nm厚。步骤105包括在TFR层260上形成第一图案。图2E示出在TFR层260上形成诸如光刻胶(PR)图案2本文档来自技高网...

【技术保护点】
1.一种制造集成电路IC的方法，所述方法包括：/n在衬底上的半导体表面层上沉积介电层，所述衬底具有形成在所述半导体表面层中的多个IC管芯，其中每个所述IC管芯包括功能电路，所述功能电路包括多个互连的晶体管；/n在所述介电层上方形成金属层，包括用于电容器的底板；/n在所述金属层上沉积至少一个电容器介电层；/n在所述电容器介电层上沉积包括至少一种金属的薄膜电阻器TFR层；/n在所述TFR层上形成第一图案；/n使用所述第一图案蚀刻所述TFR层，包括在所述电容器介电层上限定包括所述TFR层的顶板，并且在所述电容器的侧向上限定所述TFR层，以形成包括所述TFR层的电阻器；以及/n在所述电容器介电层上形成第二图案，蚀刻所述电容器介电层，然后蚀刻所述金属层以限定所述底板并完成所述电容器。/n

【技术特征摘要】
【国外来华专利技术】20180329 US 15/940,0581.一种制造集成电路IC的方法，所述方法包括：
在衬底上的半导体表面层上沉积介电层，所述衬底具有形成在所述半导体表面层中的多个IC管芯，其中每个所述IC管芯包括功能电路，所述功能电路包括多个互连的晶体管；
在所述介电层上方形成金属层，包括用于电容器的底板；
在所述金属层上沉积至少一个电容器介电层；
在所述电容器介电层上沉积包括至少一种金属的薄膜电阻器TFR层；
在所述TFR层上形成第一图案；
使用所述第一图案蚀刻所述TFR层，包括在所述电容器介电层上限定包括所述TFR层的顶板，并且在所述电容器的侧向上限定所述TFR层，以形成包括所述TFR层的电阻器；以及
在所述电容器介电层上形成第二图案，蚀刻所述电容器介电层，然后蚀刻所述金属层以限定所述底板并完成所述电容器。


2.根据权利要求1所述的方法，其中用于所述TFR层的所述金属包括铬Cr。


3.根据权利要求2所述的方法，其中所述TFR层包括硅铬SiCr。


4.根据权利要求3所述的方法，其中所述SiCr层还包括碳。


5.根据权利要求1所述的方法，其中所述TFR层的厚度为10nm至100nm。


6.根据权利要求5所述的方法，其中所述TFR层的厚度为25nm至35nm。


7.根据权利要求1所述的方法，还包括：在所述蚀刻所述TFR层之前，在所述TFR层上沉积硬掩模层。


8.根据权利要求7所述的方法，其中所述沉积所述硬掩模层包括利用四乙氧基硅烷TEOS作为前体材料。


9.根据权利要求1所述的方法，其中所述电容器介电层具有至的厚度并且包括至少两个介电层。


10.根据...

【专利技术属性】
技术研发人员：D·康德，Y·邵，D·库伦，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US